stm32stu的博客

使用sva进行完整验证一个模块的例子。

assert相关，过程记录，持续更新。

ahb简要介绍

sv timeslot & region

sv timeslot & region

sv region & slot

assert，过程记录vcs仿真单个文件，进行波形dumpvcs -full64 -sverilog 3.sv -R -debug_pp -LDFLAGS “-Wl,–rpath,/$NOVAS_HOME/share/PLI/VCS/LINUX64” -P $NOVAS_HOME/share/PLI/VCS/LINUX64/novas.tab $NOVAS_HOME/share/PLI/VCS/LINUX64/pli.a -lca -kdb -top test测试代码如下`times.....

网上此类文章很多，这里暂时不放具体实现和测试结果，后续持续更新下面引用一些帖子，帖子中涉及到具体做法vcs联合编译v/sv/c++代码_sxlwzl的专栏-CSDN博客1，假设有三个top.svdpi.hdpi.cchttps://blog.csdn.net/sxlwzl/article/details/30017031用g++编译生成动态连接库*.so的方法及连接_farmwang的专栏-CSDN博客_g++编译动态库1、动态库*.so的编译这里我们用到4个文件，它们分别为：SoDemoTest.

1. function与task的区别：总体来说，最关键的一点区别，function不能消耗仿真时间，task可以。function中会报以下error。function中也可以调用task，高版本的vcs编译时会报warning，提示function中调用task可能会消耗仿真时间。如果function中调用的task需要消耗仿真时间，那么需要用fork...join_none进行处理。UVM源代码中有几处此种用法。2. function与constaint....

constraint的一些问题记录.过程记录, 持续更新......