- 博客(4)
- 收藏
- 关注
RSS订阅原创 4.探索定点数+DDS
实验 1. 探索定点数 使用二进制表示数字，是计算机科学中最基本的问题之一。 使用FPGA进行数学运算，本质上就是要把数学模型、公式，映射成数字电路。 用FPGA实现定点数运算，对于设计运算单元电路很重要。 请自行设计若干实验，实现和验证课堂上讲过的关于定点数的知识，例如： 2补码的溢出回绕特性 不同长度的2补码数据进行运算时，先进行符号扩展和数据对齐...
2017-04-05 20:33:30
1603
原创 3.DDS设计（有错误）
1.人工绘制的 电路结构RTL设计图 DDS 具体工作过程如下：每来一个时钟脉冲CLK，N位全加器将频率控制字FQWD与累加寄存器输出的累加相位数据N相加，把相加后的结果送至累加寄存器的输入端。累加寄存器一方面将上一时钟周期作用后所产生的新的数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数字相加；另一方面将这个值作为取样地址值送入幅度/相位转换电路，此电路根据取样地址输...
2016-12-20 22:27:51
675
原创 2.计数器-点亮数码管
**实验内容（一）**1.手工绘制的RTL结构图：2.Quartus生成的RTL实验原理：整个计数器一共有3个模块组成： （1）第一模块为生成基准信号的cnt_sync模块，为使计数数值变化的时间间隔是1秒 ，所以定义一个常数MAX_VAL为50000000，当计数器的计数值等于这个常数时，OV溢出1，从而产生1s的时间间隔； （2）...
2016-12-03 21:07:28
1497
原创 1.简单计数器
HDL-实验（1） module counter(CLK,RST,CNT);input CLK,RST;output [3:0] CNT;reg[3:0] CNTMax=6;reg[3:0] CNT;always @ (posedge CLK or posedge RST)beginif (RST)CNT <= 0;else if(CNT <...
2016-11-19 10:21:47
520
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人