TFT LCD 7寸1024*600 FPGA点亮

最新推荐文章于 2024-05-20 01:07:31 发布
最新推荐文章于 2024-05-20 01:07:31 发布
阅读量1.8k 收藏 1
点赞数
分类专栏： Android

http://www.52rd.com/Blog/Detail_RD.Blog_whq0217_66110.html


花了一些时间去点亮7寸TFT，现在只能做自动切换画面的部分，按键切换还正在调试中。如下：

 

`timescale 1ns / 1ps

module CMO_5WVGA(CLK,DCLK,HS,UD,LR,VS,DE,LCDR,LCDG,LCDB);
input  CLK;
output DCLK;
output HS;
output VS;
output DE;
output UD;
output LR;
output [7:0] LCDR;
output [7:0] LCDG;
output [7:0] LCDB;
/*************BOE 7DD HS/VS parameter*********************
// Horizontal Signals:
parameter
thpw = 11'd20,     //HS Pulse Width,1-40 DCLK
thb  = 11'd46,    //HS Blanking 46 DCLK = HS Pulse Width + HS Back Porch
thd  = 11'd800,    //Horizontal Display Area,800 DCLK
thfp = 11'd210,    //HS Front Porch,16-210-354 DCLK
th   = (thb+thd+thfp),  //One Horizontal Line = HS Blanking (thb) + Horizontal Display Area (thd) + HS Front Porch (thfp)

// Vertical Signals:
tvpw = 11'd10,     //Vs Pulse Width 1-20 TH
tvb  = 11'd23,    //Vs Blanking 23 TH = Vs Pulse Width + VS Back Porch
tvd  = 11'd480,    //Vertical Dsiplay Area 480 TH
tvfp = 11'd22,    //Vs Front Porch 7-22-147 TH
tv   = (tvb+tvd+tvfp);  //Vs Blanking (tvb) + Vertical Dsiplay Area (tvd) + Vs Front Porch (tvfp)
*/
/******************CMO 5D WVGA parameter*******************
// Horizontal Signals:
parameter
thpw = 11'd128,     //HS Pulse Width,1-40 DCLK
thb  = 11'd216,    //HS Blanking 46 DCLK = HS Pulse Width + HS Back Porch
thd  = 11'd800,    //Horizontal Display Area,800 DCLK
thfp = 11'd88,    //HS Front Porch,16-210-354 DCLK
th   = (thb+thd+thfp),  //One Horizontal Line = HS Blanking (thb) + Horizontal Display Area (thd) + HS Front Porch (thfp)

// Vertical Signals:
tvpw = 11'd2,     //Vs Pulse Width 1-20 TH
tvb  = 11'd35,    //Vs Blanking 23 TH = Vs Pulse Width + VS Back Porch
tvd  = 11'd480,    //Vertical Dsiplay Area 480 TH
tvfp = 11'd8,    //Vs Front Porch 7-22-147 TH
tv   = (tvb+tvd+tvfp);  //Vs Blanking (tvb) + Vertical Dsiplay Area (tvd) + Vs Front Porch (tvfp)
*/
/******************CPT 7DH WSVGA parameter******************/
// Horizontal Signals:
parameter
thpw = 12'd70,     //HS Pulse Width,1-40 DCLK
thb  = 12'd160,    //HS Blanking 46 DCLK = HS Pulse Width + HS Back Porch
thd  = 12'd1024,    //Horizontal Display Area,800 DCLK
thfp = 12'd160,    //HS Front Porch,16-210-354 DCLK
th   = (thb+thd+thfp),  //One Horizontal Line = HS Blanking (thb) + Horizontal Display Area (thd) + HS Front Porch (thfp)

// Vertical Signals:
tvpw = 12'd10,     //Vs Pulse Width 1-20 TH
tvb  = 12'd23,    //Vs Blanking 23 TH = Vs Pulse Width + VS Back Porch
tvd  = 12'd600,    //Vertical Dsiplay Area 480 TH
tvfp = 12'd12,    //Vs Front Porch 7-22-147 TH
tv   = (tvb+tvd+tvfp);  //Vs Blanking (tvb) + Vertical Dsiplay Area (tvd) + Vs Front Porch (tvfp)

wire HS;
wire VS;
wire DE;
wire UD;
wire LR;
wire [7:0] LCDR;
wire [7:0] LCDG;
wire [7:0] LCDB;

reg HS_R = 1'b1;
reg VS_R = 1'b1;
reg DE_R = 1'b0;
reg UD_R = 1'b0;
reg LR_R = 1'b1;
reg [12:0] hcount = th-1'b1;
reg [12:0] vcount = tv-1'b1;
reg videoh = 1'b0;
reg videov = 1'b0;
wire videon = 1'b0;
reg [12:0] source = 12'b0;
reg [12:0] gate = 12'b0;
reg [23:0] v_data;
reg [23:0] h_data;
reg [23:0] gv_data;
reg [23:0] gh_data;
reg [23:0] red_test_data;
reg [3:0] dismode =4'b0;
reg [23:0] data;
reg [26:0] switchsync;

assign DCLK = CLK;
assign HS = HS_R;
assign VS = VS_R;
assign DE = DE_R;
assign UD = UD_R;
assign LR = LR_R;
assign videon = videoh && videov ;     //videoh逻辑与videov=videon
assign LCDR = data[23:16] ;
assign LCDG = data[15:8] ;
assign LCDB = data[7:0] ;

//TFT hcount, vcount siganl
always @(posedge CLK)         //一直执行横向纵向数据的自加功能
begin
 if(hcount==(th-1'b1))        //当hcount等于Total横向数据时执行下面操作
 begin
  hcount <= 1'b0;         //赋值给hcount为0
  if(vcount==(tv-1'b1))       //如果vcount的值等于纵向Total数据时执行下面操作
   vcount <= 1'b0;        //赋值给vcount为0
  else
   vcount <= vcount+ 1'b1;      //如果vcount的值未到Total数值时，执行vcount自动加1赋值
 end
 else
 hcount <= hcount+1'b1;        //如果hcount的值未到Total横向数据时，执行hcount自动加1赋值
end
//videoh signal
always @(hcount)           //横向数据函数
begin
 if( (hcount>=thb) && (hcount<=(thb+thd) ))   //如果hcount大于等于HBP+HPW同时满足hcount小于等于HBP+HPW+HPD执行下面的操作
 videoh <= 1'b1;          //videoh赋值为1
 else
 videoh <= 1'b0;          //超过这个范围时videoh赋值为0
end
//videov signal
always @(vcount)           //纵向数据显示函数
begin
 if( (vcount>=tvb) && (vcount<=(tvb+tvd)) ) //如果vcount大于等于VBP+VPW同时满足vcount小于等于VBP+VPW+VPD执行下面操作
 videov <= 1'b1;          //videov赋值为1
 else
 videov <= 1'b0;          //videov赋值为0
end

always @(posedge CLK)
begin
 if(videon==1'b1)             //当videoh和videov同时满足为正的时候，也就是在正常显示的区域内执行下面操作。
 begin
  source <= source+12'b1;       //source自动加1
  gate <= gate+12'b1;        //gate自动加1
 end
 else
 begin
  source <= 12'b0;         //否则source=0;gate=0;
  gate <= 12'b0;
 end
end


// hsync , vsync
/*
always @(posedge CLK)
begin          //在开始阶段HS_R=1,VS_R=1
 HS_R <= ( hcount >= thpw);  //将hcount在大于等于thpw的值赋予HS_R
 VS_R <= ( vcount >= tvpw);  //将vconnt在大于等于tvpw的值赋予VS_R
end*/

always @(posedge CLK)
begin
 if((vcount>=tvpw)&&(vcount<=tv))
  VS_R<=1'b1; 
 else
  VS_R<=1'b0;
 if((hcount>=thpw)&&(hcount<=th))
  HS_R<=1'b1;      
 else
  HS_R<=1'b0;
end

/*
always @(posedge CLK)
begin
 if((hcount>=thb)&&(hcount<=thb+thd))
 DE_R<=1'b1;  
 else
 DE_R<=1'b0;
end*/
//**************竖条8色Color Bar******************************
always @(posedge CLK)
begin
 if((hcount>=thb)&&(hcount <=thb+thd/8))     //在hcount<=
 begin
  h_data <={8'd255,8'd0,8'd0} ;
 end
 else if ((hcount >=thb+thd/8)&&(hcount <=thb+2*thd/8))
 begin
  h_data <={8'd0,8'd255,8'd0} ;
 end
 else if ((hcount >=thb+2*thd/8)&&(hcount <=thb+3*thd/8))
 begin
  h_data <={8'd0,8'd0,8'd255} ;
 end
 else if ((hcount >=thb+3*thd/8)&&(hcount <=thb+4*thd/8)) 
 begin
  h_data <={8'd255,8'd255,8'd0} ;
 end
 else if ((hcount >=thb+4*thd/8)&&(hcount <=thb+5*thd/8)) 
 begin
  h_data <={8'd0,8'd255,8'd255} ;
 end
 else if ((hcount >=thb+5*thd/8)&&(hcount <=thb+6*thd/8))
 begin
  h_data <={8'd255,8'd0,8'd255} ;
 end
 else if ((hcount >=thb+6*thd/8)&&(hcount <=thb+7*thd/8))
 begin
  h_data <={8'd255,8'd255,8'd255} ;
 end
 else
 begin
  h_data <={8'd0,8'd0,8'd0} ;
 end  
end
//********************横条8色Color Bar***********************
always @(posedge CLK)
begin
 if((vcount>=tvb)&&(vcount<=tvb+tvd/8))
 begin
  v_data <={8'd0,8'd0,8'd0} ;
 end
 else if((vcount>=tvb+tvd/8)&&(vcount<=tvb+2*tvd/8))
 begin
  v_data <={8'd255,8'd255,8'd255} ;
 end
 else if((vcount>=tvb+2*tvd/8)&&(vcount<=tvb+3*tvd/8))
 begin
  v_data <={8'd255,8'd0,8'd0} ;
 end
 else if((vcount>=tvb+3*tvd/8)&&(vcount<=tvb+4*tvd/8))
 begin
  v_data <={8'd0,8'd255,8'd0} ;
 end
 else if((vcount>=tvb+4*tvd/8)&&(vcount<=tvb+5*tvd/8))
 begin
  v_data <={8'd0,8'd0,8'd255} ;
 end
 else if((vcount>=tvb+5*tvd/8)&&(vcount<=tvb+6*tvd/8))
 begin
  v_data <={8'd255,8'd255,8'd0} ;
 end
 else if((vcount>=tvb+6*tvd/8)&&(vcount<=tvb+7*tvd/8))
 begin
  v_data <={8'd255,8'd0,8'd255} ;
 end
 else
 begin
  v_data <={8'd0,8'd255,8'd255} ;
 end
 end
//*****************横条32灰阶*****************************
always @(posedge CLK)
begin
 if( hcount <=thb+thd/32)     //1
 begin
  gh_data <={8'd0,8'd0,8'd0} ;
 end
 else if ( hcount <=thb+2*thd/32 )   //2
 begin
  gh_data <={8'd7,8'd7,8'd7} ;
 end
 else if (hcount <=thb+3*thd/32)    //3
 begin
  gh_data <={8'd15,8'd15,8'd15} ;
 end
 else if ( hcount <=thb+4*thd/32 )   //4
 begin
  gh_data <={8'd23,8'd23,8'd23} ;
 end
 else if ( hcount <=thb+5*thd/32)  //5
 begin
  gh_data <={8'd31,8'd31,8'd31} ;
 end
 else if (hcount <=thb+6*thd/32 )   //6
 begin
  gh_data <={8'd39,8'd39,8'd39} ;
 end
 else if (hcount <=thb+7*thd/32)   //7
 begin
  gh_data <={8'd47,8'd47,8'd47} ;
 end
 else if (hcount <=thb+8*thd/32)   //8
 begin
  gh_data <={8'd55,8'd55,8'd55} ;
 end
 else if (hcount <=thb+9*thd/32)   //9
 begin
  gh_data <={8'd63,8'd63,8'd63} ;
 end
 else if (hcount <=thb+10*thd/32)   //10
 begin
  gh_data <={8'd71,8'd71,8'd71} ;
 end
 else if (hcount <=thb+11*thd/32)   //11
 begin
  gh_data <={8'd79,8'd79,8'd79} ;
 end
 else if (hcount <=thb+12*thd/32)   //12
 begin
  gh_data <={8'd87,8'd87,8'd87} ;
 end
 else if (hcount <=thb+13*thd/32)   //13
 begin
  gh_data <={8'd95,8'd95,8'd95} ;
 end
 else if (hcount <=thb+14*thd/32)   //14
 begin
  gh_data <={8'd103,8'd103,8'd103} ;
 end
 else if (hcount <=thb+15*thd/32)   //15
 begin
  gh_data <={8'd111,8'd111,8'd111} ;
 end
 else if (hcount <=thb+16*thd/32)   //16
 begin
  gh_data <={8'd119,8'd119,8'd119} ;
 end
 else if (hcount <=thb+17*thd/32)   //17
 begin
  gh_data <={8'd127,8'd127,8'd127} ;
 end
 else if (hcount <=thb+18*thd/32)   //18
 begin
  gh_data <={8'd135,8'd135,8'd135} ;
 end
 else if (hcount <=thb+19*thd/32)   //19
 begin
  gh_data <={8'd143,8'd143,8'd143} ;
 end
 else if (hcount <=thb+20*thd/32)   //20
 begin
  gh_data <={8'd151,8'd151,8'd151} ;
 end
 else if (hcount <=thb+21*thd/32)   //21
 begin
  gh_data <={8'd159,8'd159,8'd159} ;
 end
 else if (hcount <=thb+22*thd/32)   //22
 begin
  gh_data <={8'd167,8'd167,8'd167} ;
 end
 else if (hcount <=thb+23*thd/32)   //23
 begin
  gh_data <={8'd175,8'd175,8'd175} ;
 end
 else if (hcount <=thb+24*thd/32)   //24
 begin
  gh_data <={8'd183,8'd183,8'd183} ;
 end
 else if (hcount <=thb+25*thd/32)   //25
 begin
  gh_data <={8'd191,8'd191,8'd191} ;
 end
 else if (hcount <=thb+26*thd/32)   //26
 begin
  gh_data <={8'd199,8'd199,8'd199} ;
 end
 else if (hcount <=thb+27*thd/32)   //27
 begin
  gh_data <={8'd207,8'd207,8'd207} ;
 end
 else if (hcount <=thb+28*thd/32)   //28
 begin
  gh_data <={8'd215,8'd215,8'd215} ;
 end
 else if (hcount <=thb+29*thd/32)   //29
 begin
  gh_data <={8'd223,8'd223,8'd223} ;
 end
 else if (hcount <=thb+30*thd/32)   //30
 begin
  gh_data <={8'd231,8'd231,8'd231} ;
 end
 else if (hcount <=thb+31*thd/32)   //31
 begin
  gh_data <={8'd239,8'd239,8'd239} ;
 end
 else if (hcount <=thb+32*thd/32)   //32
 begin
  gh_data <={8'd247,8'd247,8'd247} ;
 end  
 else
 begin
  gh_data <={8'd255,8'd255,8'd255} ;
 end  
end
//*****************横条8灰阶********************
always @(posedge CLK)
begin
 if(vcount<=tvb+tvd/8)
 begin
  gv_data <={8'd0,8'd0,8'd0} ;
 end
 else if(vcount<=tvb+2*tvd/8)
 begin
  gv_data <={8'd48,8'd48,8'd48} ;
 end
 else if(vcount<=tvb+3*tvd/8)
 begin
  gv_data <={8'd64,8'd64,8'd64} ;
 end
 else if(vcount<=tvb+4*tvd/8)
 begin
  gv_data <={8'd96,8'd96,8'd96} ;
 end
 else if(vcount<=tvb+5*tvd/8)
 begin
  gv_data <={8'd128,8'd128,8'd128} ;
 end
 else if(vcount<=tvb+6*tvd/8)
 begin
  gv_data <={8'd176,8'd176,8'd176} ;
 end
 else if(vcount<=tvb+7*tvd/8)
 begin
  gv_data <={8'd192,8'd192,8'd192} ;
 end
 else
 begin
  gv_data <={8'd255,8'd255,8'd255} ;
 end
end
//*****************Test UD/LR Programm*************************8
always @(posedge CLK)
begin
 if(((hcount>=thb+10)&&(hcount<=thb+110))&&((vcount>=tvb+10)&&(vcount<=tvb+110)))
  red_test_data<={8'd255,8'd0,8'd0} ;
 else
  red_test_data<={8'd255,8'd255,8'd255};
end
//******************************************************
always @(posedge CLK)
begin
 switchsync <= switchsync + 1'b1;  //按键自动加1
end

always @(posedge switchsync[25])
begin
  dismode <= dismode+4'b1;
end

always @(posedge CLK)
begin
 case(dismode)
 4'd0: data <= {8'd255,8'd0,8'd0};  //红色
 4'd1: data <= {8'd0,8'd255,8'd0};  //蓝色
 4'd2: data <= {8'd0,8'd0,8'd255};  //绿色
 4'd3: data <= {8'd0,8'd255,8'd255};  //G+B
 4'd4: data <= {8'd255,8'd225,8'd0};  //R+G
 4'd5: data <= {8'd255,8'd0,8'd255};  //R+B
 4'd6: data <= gh_data;      //横向Color Bar
 4'd7: data <= gv_data;      //竖向Color Bar
 4'd8: data <= h_data;      //竖向Color Bar 和横向Color Bar 按位与
 4'd9: data <= v_data;      // 
 4'd10: data <= red_test_data ;   //确定默认扫描线扫描正常，防止FPC短路，断路现象
 4'd11:            //测试左右、上下扫描线是否正常，防止FPC短路，断路现象
  begin
   UD_R<= 1'b1;
   LR_R<= 1'b0;
   data <= red_test_data ;
  end
 
 4'd12:
  begin
  UD_R<= 1'b0;
  LR_R<= 1'b1;
  data <= {8'd128,8'd128,8'd128};  //64灰阶
  end
 4'd13: data <= {8'd192,8'd192,8'd192}; //128灰阶
 4'd14: data <= {8'd0,8'd0,8'd0};   //黑色画面
 4'd15: data <= {8'd255,8'd255,8'd255}; //白色画面
 endcase
end
endmodule

乐乐萍萍爸
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章 7寸液晶屏显示实验
ALINX技术博客
01-20 1125
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG 实验Vivado工程为“lcd7_test”。 基于HDMI输出实验，本章介绍7寸液晶屏的显示。 1.硬件介绍 7寸LCD触摸屏模块是由TFT 液晶屏，电容触摸屏和驱动板组成，实物照片如下： LCD屏的驱
超帅VHDL TFT LCD屏控制器 视频.rar
05-27
【超帅VHDL TFT LCD屏控制器 视频】 VHDL（Very High-Speed Integrated Circuit Hardware Description Language）是一种用于数字电路设计的高级语言，广泛应用于 FPGA（Field-Programmable Gate Array）和 ASIC...
FPGA实现LVDS信号输出 LCD 控制器 verilog
07-09
FPGA实现LVDS信号输出，可输出所需要的RGB等画面，LVDS是单通道输出 verilog 控制24寸TFT
FPGA project : TFT_LCD
Meng_long2022的博客
10-03 659
显示器具有功耗低、体积小、承载的信息量大及不伤眼的优点，因而它成为了现在的主流电子显示设备，其中包括电视、电脑显示器、手机屏幕及各种嵌入式设备的显示器。有效图像，与行场同步信号时序上要对齐。需要对行场同步信号打一拍，或者直接使用时序逻辑赋值。在时序图上有更直观的说明。驱动TFT_LCD显示十色彩条。
FPGA之tft_lcd的显示
uuuwwww的博客
07-16 1906
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决数据分析任务而创建的。 二、使用步骤 1.引入库 代.
用FPGA设计TFTLCD液晶屏幕
最新发布
A_scanf_的博客
05-20 545
RGB接口TFT-LCD时序图：TFT-LCD显示屏时序参数：（本实验以RGB888接口进行设计）模块框图：（本实验参考了野火的TFT_LCD液晶屏驱动设计与验证）链接：6. TFT_LCD液晶屏驱动设计与验证 — [野火]FPGA Verilog开发实战指南——基于Altera EP4CE10 征途Mini开发板 文档 (embedfire.com)tft_ctrl模块代码 tft_pic模块代码 tft_colorbar模块代码
fpga-tft.rar_FPGA TFT_TFT_fpga lcd_lcd vhdl_tft lcd fpga
07-15
标签进一步细化了主题，如"fpga_tft"、"tft_fpga_lcd"和"lcd_vhdl"，这些都指向了使用VHDL（Very High Speed Integrated Circuit Hardware Description Language）编程语言来设计FPGA与TFT LCD交互的过程。...
TFT_LCD_Verilog.rar_TFT LCD_TFT LCD _tft verilog_verilog TFT
07-15
已经在FPGA上可以点亮TFT LCD 7寸1024*600的液晶显示模组。是自动更换画面！
FPGA MPSoC_XCZU2CG驱动TFT-LCD显示彩条（Verilog HDL实现）
04-25
在本项目中，我们关注的是如何使用FPGA（Field-Programmable Gate Array）MPSoC（多处理器系统级芯片）来驱动TFT-LCD（薄膜晶体管液晶显示器）显示彩条。具体来说，我们将使用Xilinx的XCZU2CG、XCZU2EG和XCZU4EV系列...
9488例程.rar_3.5寸TFT液晶屏-ILI9488_9488_9488例程_ILI9488_ili9488-TFT
07-14
【3.5寸TFT液晶屏-ILI9488驱动详解】 在嵌入式系统设计中，TFT（Thin Film Transistor）液晶屏是一种常见的显示设备，它提供了丰富的色彩和高清晰度的图像显示。在给定的压缩包文件"9488例程.rar_3.5寸TFT液晶屏-...
黑金FPGA控制TFT液晶屏显示代码
06-13
黑金FPGA控制TFT液晶屏显示的verilog代码，内附有原理图，芯片资料
7寸LCD屏规格书(1024x600)
10-30
7寸LCD屏规格书，高分辨率，比较详细的规格数据说明，需要的朋友可以收藏
基于FPGA的LVDS高速差分板间接口应用
10-29
基于FPGA的LVDS高速差分板间接口应用
FPGA-驱动LCD显示屏原理
weixin_42995966的博客
10-18 1453
VSYNC：帧（场）同步信号，当此信号有效的时候就表示开始显示新的一帧数据，查阅所使用的LCD 数据手册可以知道此信号是低电平有效还是高电平有效， 图 3为低电平有效。，由于 RGBLCD 没有读写寄存器，也就没有所谓的 ID，这里我们通过在模块上面，控制 R7/G7/B7 的上/下拉，来自定义 LCD 模块的 ID，帮助。LINE：帧有效显示区域，即显示一帧数据所需的时间，假如屏幕分辨率为 1024*600，那么 LINE 就是600 行的时间。VBP：帧显示后沿（或后肩），单位为 1 行的时间。
基础设计五（LCD液晶屏）——FPGA学习笔记＜6＞
qq_32971095的博客
09-22 1631
液晶是一种介于固体和液体之间的特殊物质，它是一种有机化合物，常态下呈液态， 但是它的分子排列却和固体晶体一样非常规则，因此取名液晶。如果给液晶施加电场，会 改变它的分子排列，从而改变光线的传播方向，配合偏振光片，它就具有控制光线透过率 的作用，再配合彩色滤光片，改变加给液晶电压大小，就能改变某一颜色透光量的多少。​。
二进制安装Kubernetes（k8s） v1.26.1 IPv4/IPv6双栈 可脱离互联网
小云的博客
02-07 8783
二进制安装Kubernetes（k8s） v1.26.1 IPv4/IPv6双栈 可脱离互联网https://github.com/cby-chen/Kubernetes 开源不易，帮忙点个star，谢谢了介绍kubernetes（k8s）二进制高可用安装部署，支持IPv4+IPv6双栈。我使用IPV6的目的是在公网进行访问，所以我配置了IPV6静态地址。若您没有IPV6环境，或者不想使用IPv6...
一文读懂LCD工作原理以及时序分析（精简）
鹅的余额
01-05 6182
概述：本文以TFT-RGB接口的LCD为例，主要阐述LCD硬件工作原理以及LCD时序参数分析。通过阅读本文可以帮助你快速了解LCD的工作原理与应用，有助于在实际工作中，使用LCD屏幕开发时能够快速上手开发。
诚创液晶10.1寸1024x600 TFTLCD模块规格详细说明
3. **1024x600分辨率**：这意味着屏幕水平方向有1024个像素，垂直方向有600个像素，总共614,400个像素点。这种分辨率提供清晰的图像，适合显示文本、图像和视频内容。 4. **像素间距**：每个像素点的水平和垂直间距...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值