SRAM
NMOS结构,Ids vs Vgs的曲线, log(Ids) vs Vgs的曲线,Ids vs Vds的曲线。
PMOS结构。
CMOS 反相器的直流特性。
两个CMOS互联构成CMOS Latch Circuit,butterfly curve。
基本SRAM cell的结构,一个cell6个tansisitor,WL,BL。
MOSFET尺寸缩小原理,当Vdd、W、L、tox、NA(掺杂浓度)都变成1/k倍时,Ids = 1/k,Cg = 1/k,t = 1/k,P = 1 / k^2,Vth = 1/k
根据log(Ids) vs Vgs的曲线,尺寸缩小导致漏电流Ioff增加,standby currrent,静态功耗增加
Vth符合正态分布,尺寸缩小还会导致 Vth 的fluctuation,根据pelgrom 准则 ,σVth 会变成k倍。
DRAM
1T1C cell结构,读写时考虑BL的电容
sense amplifier 原理,SAP,/SAN控制信号
因为NMOS最大只能传输Vdd-Vth的电压,所以为了传输高电压,WL的电压要大于Vdd+Vth。
读时序、写时序、刷新时序(和读时序是一样的)
DRAM版图,deep trench capacitor cell、stacked capacitor cell
Refresh busy rate(RBR)
NAND
HDD、SSD、EEPROM
写’1‘,Vgs = 20V,floating gate 储存电子;写’0‘,擦除操作,Vgs = -20V
读数据时电流Ids大小不同
NAND的cell结构
在写数据时,只能从离BL最近的cell开始写
其他新型内存
Floating body memory、
Phase change memory(phase是指晶体与非晶态两种状态,通过加热冷却改变,电阻不同)、
Resisitive memory(通过电离金属氧化物的方式生成金属,电阻降低)、
magnetic memory、Spin transfer torque magnetic memory(原理是一样的,电流改变磁极,磁极不同,电阻不同)。