sxlwzl的专栏

zz：http://blog.chinaaet.com/detail/21172.htmlFPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF

摘要：本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束，主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。Xilinx FPGA设计约束的分类Xilinx定义了如下几种约束类型：• “Attributes and Constraints”• “CPLD Fitter”• “Grouping Constraints

zz : http://bbs.ednchina.com/BLOG_ARTICLE_3019491.HTM 时钟对于FPGA就像我们的心脏，时刻控制着“跳动”的频率以及“血液”的流速；时钟域好比通过心脏的血液血型，不同血型的血液会产生排斥作用。在设计中建议时钟越少越好，好比于人有两个甚至更多的心脏，其内脏工作将会多么混乱。但是某些情况下多时钟又不可避免，比如从FPGA外部输

zz : http://xilinx.eetrend.com/news/68352014光纤通信大会在美国旧金山Moscone中心盛大开幕。华为公司和赛灵思公司利用这次会议联手发布400G路由器原型。由于400GE标准现在仍未完成制订，因此这款400G原型路由器仍待改善，不过它为运营商提供了一个展示平台，这些运营商已经预见到未来数年数据海啸将要袭来，因为将有500亿台智能设备或3000亿无源