逻辑电平的相关知识

以下内容根据网上资料整理

逻辑电平的相关知识

一、有关逻辑电平的一些概念 ：

1）输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。

2）输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。

3）输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。

4）输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

5）阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输 出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。 对于一般的逻辑电平，以上参数的关系如下：Voh > Vih > Vt > Vil > Vol

6）Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。(拉和灌是站在外围电路的角度上考虑的)

7）Iol：逻辑门输出为低电平时的负载电流（为灌电流）。

Iih：逻辑门输入为高电平时的电流（为灌电流）。

9）Iil：逻辑门输入为低电平时的电流（为拉电流）。

二、TTL电平

TTL（transistor-transistor logic），晶体管－晶体管逻辑电路，TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件，它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。TTL电路是电流控制器件，TTL大部分都采用5V电源。

输出高电平Uoh：Uoh≥2.4V

输出低电平Uol：Uol≤0.4V

输入高电平Uih：Uih≥2.0V

输入低电平Uih：Uih≤0.8V

三、CMOS电平

CMOS（Complementary Metal oxide Semiconductor），互补的金属氧化物半导体电路，MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导，它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。但对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS电路是电压控制器件。

输出高电平Uoh：Uoh≈VCC

输出低电平Uol：Uol≈GND

输入高电平Uih：Uih≥0.7VCC

输入低电平Uil：Uil≤0.2VCC

四、CMOS与TTL之间的连接

在同样5V电源电压情况下，CMOS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V，输出低电平小于0.8V；而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。

五、TTL和COMS电路比较：    

1) 、TTL电路是电流控制器件，而CMOS电路是电压控制器件。

2) 、TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。

3) 、COMS电路的锁定效应：COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。

六、OC与OD

开路的TTL、CMOS门分别称为集电极开路（OC）、漏极开路（OD），使用时应审查是否接上拉电阻（OC、OD门），以及电阻阻值是否合适。Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。开漏形式的电路有以下几个特点：

1）、利用外部电路的驱动能力，减少IC内部的驱动或驱动比芯片电源电压高的负载。

2）、可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。

3）、可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。

4）、开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。

5）、上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

七、逻辑器件的互连

1、逻辑器件的互连总则

在不同逻辑电平器件之间进行互连时主要考虑以下几点：

1）、电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。

2）、驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。

3）、时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。

2、常用的电平转换方案

1）、晶体管+上拉电阻法
    就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。

2）、OC/OD 器件+上拉电阻法
    跟 1) 类似。适用于器件输出刚好为OC/OD的场合。

3）、74xHCT系列芯片升压 (3.3V→5V)
    凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表示 TTL 兼容)。

4）、超限输入降压法 (5V→3.3V, 3.3V→1.8V, ...)
    凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采用 3.3V 供电，就可以实现 5V→3.3V 电平转换

5）、专用电平转换芯片
    最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。

6）电阻分压法
    最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。

7）限流电阻法
    如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。

8）无为而无不为法
    只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。
3、电平转换的"五要素"

1）、电平兼容
    解决电平转换问题，最根本的就是要解决逻辑器件接口的电平兼容问题。而电平兼容原则就两条：
    VOH > VIH
    VOL < VIL
    再简单不过了！当然，考虑抗干扰能力，还必须有一定的噪声容限：
    |VOH-VIH| > VN+
    |VOL-VIL| > VN-
    其中，VN+和VN-表示正负噪声容限。
    只要掌握这个原则，熟悉各类器件的输入输出特性，可以很自然地找到合理方案，如前面的方案(3)(4)都是正确利用器件输入特性的例子。

2）、电源次序
    多电源系统必须注意的问题。某些器件不允许输入电平超过电源，如果没有电源时就加上输入，很可能损坏芯片。这种场合性能最好的办法可能就是方案(5)。如果速度允许，方案(1)(7)也可以考虑。

3）、速度/频率
    某些转换方式影响工作速度，所以必须注意。像方案(1)(2)(6)(7)，由于电阻的存在，通过电阻给负载电容充电，必然会影响信号跳沿速度。为了提高速度，就必须减小电阻，这又会造成功耗上升。这种场合方案(3)(4)是比较理想的。

4）、输出驱动能力
    如果需要一定的电流驱动能力，方案(1)(2)(6)(7)就都成问题了。这一条跟上一条其实是一致的，因为速度问题的关键就是对负载电容的充电能力。

5）、路数
    某些方案元器件较多，或者布线不方便，路数多了就成问题了。例如总线地址和数据的转换，显然应该用方案(3)(4)，采用总线缓冲器芯片(245,541,16245...)，或者用方案(5)。

6）、成本&供货
    前面说的164245就存在这个问题。"五要素"冒出第6个，因为这是非技术因素，而且太根本了，以至于可以忽略。