“逛丢一只鞋”的博客

文章目录FPGA实验五 多周期移位寄存器FPGA实验五 多周期移位寄存器实验要求：设计时间基准电路和带使能的多周期移位寄存器•电路工作在50MHz•在每个时间基准信号有效的时钟周期–把一个拨码开关的状态值移位输入到寄存器的最低位–顺序移动移位寄存器的值–寄存器的每个比特送至一个LED灯上显示设计新的功能–在原有的电路基础上，添加方向选择功能。–SW0仍然是移位寄存器组的输入...

FPGA实验一 项目创建、编译和下载项目名称和顶层设计的名称要一致通过开发板原理图查找SW开关和LED灯和FPGA的管脚对应关系。本次实验要求为一个拨码开关同时控制10个LED小灯的亮灭。首先对BDF文件进行编译，编译通过后，通过菜单Assignments中pin planner设定信号名称和管脚的对应关系。设定不用的管脚为三态，然后编译下载打开下载界面后需要先点击Hard...

Verilog RTL 代码设计新手上路通过对杜老师新手代码的抄写，练习和体会到了Verilog语言常用的语法，同时，结合夏宇闻老师的《Verilog数字系统设计教程》的，对Verilog语言以及RTL电路有了初步的认识。多路选择器module duoluxuanzheqi( IN0, IN1, IN2, IN3, SEL1, SEL2, OUT); pa...