龙芯3A4000处理器实测:28nm工艺不变,性能可提升100%以上

龙芯是中科院下属的计算机所研发的自主产权国产处理器,现在已经由中科龙芯公司商业化,再过几天他们又要发布新一代龙芯处理器——龙芯3A4000系列了,这是在现有的龙芯3A3000系列上的改进版。

 

根据之前的消息,龙芯3A4000处理器依然是28nm工艺,频率从龙芯3A3000的1.5GHz提升到了2.0GHz,架构升级为GS464V,搭配的芯片组也升级到了龙芯7A2000,28nm工艺。

 

那么龙芯3A4000处理器小幅改进之后的性能提升有多大呢?事实上龙芯官方很早也公布该龙芯3A4000的性能水平了,龙芯首席架构师胡伟武博士在今年初的期刊下介绍过龙芯3A4000处理器的性能测试,测试是在FPGA仿真平台上进行的,模拟3A4000和3A3000的主频均为1GHz,内存控制器频率均为500 MHz,结果如下:

QQ截图20191219165449.png
 

从结果来看,在相同主频下,龙芯3A4000比3A3000的定点性能高48.54%,浮点性能高43.77%,而且部分测试中性能提升幅度超过了100%。

 

需要注意的是,上述测试还没有考虑到龙芯3A4000处理器支持的246位向量优化,根据X86平台上的性能测试,编译器自动向量化优化可将 SPECCPU 的定点性能提高约5%,浮点性能提高约15%。

QQ截图20191219165503.png

那龙芯3A3000的性能水平优势如何呢?胡伟武博士还对比过1.5GHz下的AMD K10处理器的性能,同频率下单核、四核性能跟K10基本是一个水平的。换句话说,龙芯3A4000处理器的IPC性能已经超过了AMD的K10处理器的50%左右,不过AMD K10处理器的实际频率很高,这方面国产处理器依然有较大的差距,工艺性能是最大的瓶颈。

 

此外,上述测试还是在同频1.5GHz下对比的,实际上龙芯3A4000使用3A3000的28nm工艺,通过优化设计将主频从1.5GHz提升到2.0GHz。在相同的工艺条件下,龙芯3A4000性能为3A3000的2倍。

胡伟武博士表示,在此基础上,若使用更先进的工艺技术将主频提高到2.5~3.0GHz,则龙芯CPU的通用处理性能可达到国际主流CPU的水平。

 

文章来源:http://bbs.16rd.com/thread-486554-1-1.html

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
图目录 V 表目录 I 第一部分 3 1 概述 1 1.1 龙芯系列处理器介绍 1 1.2 龙芯3A简介 3 2 系统配置与控制 5 2.1 芯片工作模式 5 2.2 控制引脚说明 5 2.3 Cache一致性 6 2.4 系统节点级的物理地址空间分布 7 2.5 地址路由分布与配置 8 2.6 芯片配置及采样寄存器 15 3 GS464处理器核 17 4 二级Cache 19 5 矩阵转置模块 21 6 处理器核间中断与通信 24 7 I/O中断 26 8 DDR2/3 SDRAM控制器配置 29 8.1 DDR2 SDRAM控制器功能概述 29 8.2 DDR2 SDRAM读操作协议 30 8.3 DDR2 SDRAM写操作协议 30 8.4 DDR2 SDRAM参数配置格式 31 9 HyperTransport控制器 63 9.1 HyperTransport硬件设置及初始化 63 9.2 HyperTransport协议支持 63 9.3 HyperTransport中断支持 63 9.4 HyperTransport地址窗口 63 9.4.1 HyperTransport空间 63 9.4.2 HyperTransport控制器内部窗口配置 63 9.5 配置寄存器 63 9.5.1 Bridge Control 63 9.5.2 Capability Registers 63 9.5.3 自定义寄存器 63 9.5.4 接收地址窗口配置寄存器 63 9.5.5 中断向量寄存器 63 9.5.6 中断使能寄存器 63 9.5.7 Interrupt Discovery & Configuration 63 9.5.8 POST地址窗口配置寄存器 63 9.5.9 可预取地址窗口配置寄存器 63 9.5.10 UNCACHE地址窗口配置寄存器 63 9.5.11 HyperTransport总线配置空间的访问方法 63 9.6 HyperTransport多处理器支持 63 10 低速IO控制器配置 63 10.1 PCI/PCI-X控制器 63 10.2 LPC控制器 63 10.3 UART控制器 63 10.3.1 数据寄存器(DAT) 63 10.3.2 中断使能寄存器(IER) 63 10.3.3 中断标识寄存器(IIR) 63 10.3.4 FIFO控制寄存器(FCR) 63 10.3.5 线路控制寄存器(LCR) 63 10.3.6 MODEM控制寄存器(MCR) 63 10.3.7 线路状态寄存器(LSR) 63 10.3.8 MODEM状态寄存器 (MSR) 63 10.3.9 分频锁存器 63 10.4 SPI控制器 63 10.4.1 控制寄存器(SPCR) 63 10.4.2 状态寄存器(SPSR) 63 10.4.3 数据寄存器(TxFIFO) 63 10.4.4 外部寄存器(SPER) 63 10.5 IO控制器配置 63 第二部分 63 11 中断的配置及使用 63 11.1 中断的流程 63 11.2 中断路由及中断使能 63 11.2.1 中断路由 63 11.2.2 中断使能 63 11.3 中断分发 63 12 串口的配置及使用 63 12.1 可选择的串口 63 12.2 PMON的串口配置 63 12.3 Linux内核的串口配置 63 13 EJTAG调试 63 13.1 EJTAG介绍 63 13.2 EJTAG工具使用 63 13.2.1 环境准备 63 13.2.2 PC采样 63 13.2.3 读写内存 63 13.2.4 执行说明 63 13.2.5 在线GDB调试 63 14 地址窗口配置转换 63 14.1 一二级交叉开关地址窗口配置方法 63 14.2 一级交叉开关地址窗口 63 14.3 一级交叉开关地址窗口配置时机 63 14.4 二级交叉开关地址窗口 63 14.5 对地址窗口配置的特别处理 63 14.6 HyperTransport地址窗口 63 14.6.1 处理器核对外访问地址窗口 63 14.6.2 外部设备对处理器芯片内存DMA访问地址窗口 63 14.6.3 低速设备地址窗口 63 14.7 地址空间配置实例分析 63 14.7.1 一级交叉开关实例1 63 14.7.2 一级交叉开关实例2 63 14.7.3 二级交叉开关实例1 63 14.7.4 二级交叉开关实例2 63 15 系统内存空间分布设计 63 15.1 系统内存空间 63 15.2 系统内存空间与外设DMA空间映射关系 63 15.3 系统内存空间的其它映射方法 63 16 X系统的内存分配 63

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值