全志A83T硬件设计指南

全志A83T原理图设计指南：
CPU
1. REXT网络到地电阻200K-1%值不能修改。
2. UART调试请保留测试点。
3. GPIO分配请按照标案图进行，切勿随意调整。如确需调整，请与相关FAE沟通。
4. 高频晶振的网络X24MO上串接电阻必须保留。
5. A83T采用CPU、SYS、GPU独立电源域供电（VDD-CPUA、VDD-CPUB、VDD-SYS、VDD-GPU）。四路电源使用独立DC-DC供电，去耦电路请参考标案图。

DRAM
1. A83T支持DDR3/3L、LPDDR2、LPDDR3，使用时需先确定DRAM的类型，以及单片的位宽，参考标案原理图连接
2. 主控和DRAM端每一个ZQ PIN都必须接240R-1%精度的下拉到地电阻。
3. SDQ0-SDQ7，SDQ8-SDQ15，SDQ16-SDQ23，SDQ24-SDQ31分别为4组数据线，若用DDR3/3L，则可以进行组内或者组间交换，若进行组间交换，则相应的SDQM和SDQS差分对也必须对应交换.
4.若用LPDDR2或者LPDDR3，则SDQ0-SDQ7，SDQM0，SDQ0，SDQS0B必须与主控一一对应连接，而其他高位的3组DQ以及高位的DQM和DQS差分对，则与DDR3类似，可视PCB走线难易程度进行组内或组间交换。

NAND/EMMC
1. VPS0和VPS1的电路连接需要参照相应NAND的datasheet作处理，具体连接可参考标案
2. NAND TSOP与eMMC双layout。
3. NAND靠近主控摆放，走线与高频信号隔开。
4. NAND封装建议按照原厂提供的封装库以兼容TSOP/eMMC的NAND FLASH。
5. 如果使用EMMC 5.0的片子，则EMMC的PIN T5和H6必须通过0R电阻下拉到地。其他非EMMC 5.0的片子，则PIN T5和H6必须NC。

KEY
1. 键数选择，根据需要，直接去掉后面的按键。
2. 按键采用线控按键，LRADC0（或KEYADC0）网络的采样范围为0-1.35V，在添加按键时保证按键按下后LRADC0网络电压范围为0-1.35V，并保证任意两个按键按下时LRADC0电压差必须>=0.1V。
3.如果不需要按键，若考虑SDK兼容，则LRADC0必须加100K上拉电阻到VCC18-ADC，否则LRADC0可以floating。

camera
1. AVDD-CSI的camera端电容使用4.7uF，AFVCC-CSI的camera端电容使用1uF。
2. PCLK和MCLK上必须增加NC电容或者0R电阻用于提高摄像头的兼容性以及降低时钟信号的EMI辐射。
3. AVDD-CSI与IOVDD-CSI必须单独供电，以保证AVCC-CSI的稳定性。
4.若模组带自动对焦功能，由于给内部VCM的供电的AF-VCC电源噪声较大，注意不要与其他敏感电源（如AVDD）共用。
5.摄像头模组PIN脚定义：检查摄像头模组的PIN定义，是否与插座一致。特别需要注意一般24PIN插座有上接触或下接触可选择，检查模组金手指接触面的方向。
6. 如果前后摄像头上电时序完全不同时，必须分开AVDD和IOVDD，建议将AXP813的DLDO1用作前置摄像头的AVDD，GPIO0/LDO或者GPIO1/LDO用作后置摄像头的IOVDD。

 

 

更多内容请下载文件查看，下载地址：http://bbs.16rd.com/thread-568868-1-1.html