1:选用无源晶振必须要搭配谐振电容,有源晶振从OSC_IN进入,OSC_OUT悬空。
2:USB OTG FS 必须使用 48M,在使用 USB 的时候, PLLCLK 被降低到了 168M,不能使用 180M,这实乃 ST 的一个奇葩设计。有关 PLL 的配置有一个专门的RCC PLL 配置寄存器 RCC_PLLCFGR,具体描述看手册即可。
3:使用HSE时,配置系统时钟过程。
1:开启HSE,并等待其稳定。
2: 设置AHB,APB1,APB2等分频因子。
3:设置PLL的来源
4:开启PLL,并等待其稳定。
5:把PLLCLK切换成系统时钟SYSCLK
6:读取时钟状态切换位,确保PLLCLK被选为SYSCLK。