让UltraEdit_17.30.0支持Verilog HDL

【问题描述】如何让UltraEdit_17.30.0支持Verilog HDL语法着色显示?

【软件版本】

UltraEdit_17.30.0.1014_XiaZaiBa

【实现效果】

如图1所示,用UltraEdit_17.30.0打开一个Verilog HDL文件,实现语法着色:

图1 语法着色效果

 

 

【步骤】

1 打开UltraEdit_17.30.0,点击高级->配置

2 在编辑器显示->语法着色->文档的完整目录名称中,查看wordfiles的路径,如图2所示。

图2 查看wordfiles的路径

3 本人的完整路径为:

C:\Documents and Settings\Administrator\Application Data\IDMComp\UltraEdit\wordfiles

 

4 切换至该目录(默认为隐藏,利用文件夹工具->文件夹选项显示隐藏的文件夹),如图3所示。

图3 显示隐藏的文件夹

4 在wordfiles目录中,添加verilog.uew文件,文件的内容如下:

/L14"Verilog 1364-2001" Line Comment = // Block Comment On = /* Block Comment Off = */ Block Comment On Alt = (* Block Comme
  • 1
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值