- 博客(4)
- 资源 (11)
- 收藏
- 关注
原创 在ncverilog仿真条件设置中+nospecify ,+notimingcheck 和 +delay_mode_zero之间有什么区别
+nospecify ,+notimingcheck 和 +delay_mode_zero 三个选项的详细分析说明
2017-12-21 20:28:11 22442 3
原创 用ncverilog跑仿真时,如何去除对特定路径的timing检查
我们在跑后仿时,有些路径可以不做timing check,比如同步器的第一个DFF,因为通常是对异步信号进行同步,同步器的第一个DFF通常可能出现setup或hold违例。通过以下两种方式可以实现: 方式1: ncverilog -input aaa.tcheck ... aaa.tcheck文件中: tcheck -off u_top....
2017-12-21 20:10:01 6640
原创 glitch free 时钟切换逻辑的实现
时钟切换逻辑避免产生glitch的原理先关闭当前时钟,再打开目标时钟。而不管关闭还是使能,都必须保证当前时钟或目标时钟的使能信号的跳变都分别在时钟为低电平期间进行的,防止产生时钟glitch。以下为一个例子。 图1 glitch-free clk mux...
2017-12-11 20:13:12 10011 4
用于chisel的环境建立,可以在window下使用
2019-09-17
Lattice Synthesis Engine for Diamond User Guide
2019-04-24
Double Data Rate DDR3 SDRAM Controller IPCore Users Guide
2019-03-08
emacs 和evil以及verilog mode全资源
2018-08-15
NXP s32k11x s3214x汽车电子用MCU管脚分布文档
2018-01-17
RH850 F1L 用户手册
2017-12-12
Introduction to Machine Learning with Python
2017-12-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人