![](https://img-blog.csdnimg.cn/20190303181157286.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
DDR 3 从基本原理到实战
DDR3目前已广泛使用,本专栏将从基本原理到实战对DDR3进行详细说明。
tbzj_2000
目前负责ADAS相关算法和实现研究
展开
-
DDR3基本概念11 - DDR Read/Write training
目录DDR3基本概念11 - DDR Read/Write trainingRead trainingWrite training参考文献DDR3基本概念11 - DDR Read/Write training所谓的读或写训练,是为了保证:写操作时,时钟边沿对齐数据眼中心读操作时,DQS边沿对齐数据眼中心Read trainingRead CenteringThe purpose of read centering is to train the internal read captur原创 2020-07-09 22:43:55 · 8950 阅读 · 1 评论 -
DDR3基本概念10 - DDR MT/S的理解
MT/S指每秒传输多少个数据(Mega-transfer per second),和时钟频率是两个不同的概念。DDR(dual data rate)是双边沿传输数据。因此MT/S是时钟频率的两倍。参见下表。...原创 2019-06-04 15:41:57 · 17352 阅读 · 2 评论 -
DDR3基本概念9 - 8n pre-fetch architecture的含义
在DDR3标准中提到"The DDR3 SDRAM uses a 8n prefetch architecture to achieve high-speed operation".n表示DDR内存颗粒的位宽(一般为4/8/16bits). 8表示burst的最大数据量。为了获取最佳的性能,DDR3一次读写数据位数为8 x n。如下图所示,READ 通道有一个32数据到8个4位burst数...原创 2019-06-04 09:15:00 · 5595 阅读 · 1 评论 -
DDR3基本概念8 - 如何理解RTT和VTT
为ODT的有效阻抗。由MR1寄存器的A9,A6和A2来设定RTT的大小。标准中提到的RZQ电阻为240欧姆,连接在ZQ管脚和VSSQ之间。例如{A9,A6,A2}=001时,RTT=RZQ/4=60欧姆。参见下图(来自DDR3标准) .参考电压VDDQ/2, 又称为VTT。其中VDDQ是DQ的供电电压。在DDR3 标准中定义了两种RTT,即RTT_nom 和RTT_wr,两者分别在MR...原创 2019-06-04 09:03:10 · 16208 阅读 · 0 评论 -
DDR3基本概念7 - 写操作,以及Lattice DDR3 SDRAM controller实战
DDR3 memory支持六种写命令: WR : BL8或BC4固定burst长度写; Mode register0 的A1,A0: 00, fixed BL8;10, fixed BC4 WRS4/WRS8: BC4 or BL8 on the fly, 通过A12来区分:0, BC4; 1, BL8 ...原创 2019-03-08 18:17:35 · 2001 阅读 · 0 评论 -
DDR3基本概念6 - Write leveling(写入均衡)
为了提供更好的信号完整性,DDR3的memory controller可以使用write leveling来调整DQS差分对和CK差分对的相对位置,利用DQS差分对路径上的可调整延时来达成该目的。 对于简单的运用,比如on-board DDR memory,并且仅有一颗DDR内存的情况下可以考虑不需要做write leveling。 T型布线,如下图。该布线方式同步切换噪声(Si...原创 2019-03-07 14:33:59 · 26431 阅读 · 3 评论 -
DDR3基本概念5 - DDR仿真中出现的Memory overflow错误的处理
ERROR: Memory overflow. Write to Address 7000fe with data xxxxxxxxxxxxxxxx4634899aabe03499 will be lost You must increase the MEM_BITS parameter of define MAX_MEM.出现该问题的原因分析: ddr3_paramete...原创 2019-03-06 19:42:24 · 2538 阅读 · 2 评论 -
DDR3基本概念4 - 预充电和刷新,以及Lattice DDR3 SDRAM controller实战注意事项
Prechage:需要precharge的原因,关闭当前行,打开新行时,要求新的bit line充电到VDD/2。具体原理参见:https://blog.csdn.net/tbzj_2000/article/details/88042986 DDR3基本概念1 - 存储单元结构和原理Refresh:存储单元的电容,最大保持电平时间为64ms(温度小于85度),或32ms(温度大于85度)。完成...原创 2019-03-06 09:55:40 · 12493 阅读 · 0 评论 -
DDR3基本概念3 - 复位初始化实战举例Lattice DDR3 IP仿真
1) 通过lattice clarify designer 配置DDR3 IP,最新版本是3.1版本2) 配置完成后,自动生成了一套包括testbenches在内的仿真环境。 以上1和2的详细过程,将在另一篇文章中说明。3)启动仿真 且记: Lattice DDR3的仿真环境中各个rtl使用了不同的timescale,所以在仿真时,必须保留每一个rtl中的timescale,...原创 2019-03-03 19:23:22 · 2069 阅读 · 0 评论 -
DDR3基本概念2 - 上电复位时序
复位信号RESET#和时钟使能信号CKE信号之间要求满足以下时序:对上图中的1, 2, 3和4说明如下:1)CKE在RESET#有效区间,可以有一段时间不稳定2)在RESET#释放之前,要求CKE必须在10ns之前稳定为03)RESET#释放之后,需要等待500us之后,CKE才可以置为14)在电源稳定后,RESET# 需保持至少200us在RTL设计的仿真阶段,200us的...原创 2019-03-03 18:04:49 · 4982 阅读 · 0 评论 -
DDR3基本概念1 - 存储单元结构和原理
一个基本存储单元结构图如下图, storage capacitor为一个基本存储单元,当access transitor被选通时,可读可写:一个4行3列的DDR 存储器如下图所示:上图中蓝色的为bit line。相邻行的对应bit的bit line之间有一个两个反相器首尾相连的sense amplifier。红色的为word line,连接了同一行的所有的存储电容的transist...原创 2019-02-28 19:47:07 · 9948 阅读 · 2 评论