DDR3基本概念8 - 如何理解RTT和VTT

为ODT的有效阻抗。由MR1寄存器的A9，A6和A2来设定RTT的大小。标准中提到的RZQ电阻为240欧姆，连接在ZQ管脚和VSSQ之间。例如{A9，A6，A2}=001时，RTT=RZQ/4=60欧姆。参见下图(来自DDR3标准) .

参考电压VDDQ/2, 又称为VTT。其中VDDQ是DQ的供电电压。

在DDR3 标准中定义了两种RTT，即RTT_nom 和RTT_wr，两者分别在MR1和MR2寄存器中设定。如下图。

在write leveling模式下，仅RTT_nom可用。在写模式下，可以使能RTT_wr来动态改变ODT而不需要重新设置MR寄存器。RTT_nom和RTT_wr间的切换和时序要求参见DDR3标准的5.3 dynamic ODT 一节，以及该节的Table 16 — Latencies and timing parameters relevant for Dynamic ODT。

在DDR3标准中“Controller sends WR command together with ODT asserted”. 如下图，2处为写命令，对应地ODT信号被拉起。5处为读命令，ODT为0，无效。1和4为激活命令，更新bank地址和行地址。3为单bank precharge命令。