在建立等长时,我们都习惯都把同一类信号建立BUS,那在Cadence Allegro 16.6中,那如何建立BUS呢?小北PCB为详细讲解下:只选择网络后,执行Edit>Properties命令后,然后选择需要建立BUS的网络线。
![](https://i-blog.csdnimg.cn/blog_migrate/fdbe134bb4601e48f39b31faa3b6eaf6.jpeg)
建立后,我们回到约束规则界面
进入后,把同一类信号网络加入同一个BUS里,详细步骤如下图所示。
![](https://i-blog.csdnimg.cn/blog_migrate/a0f50e0be592cd41f79081903e04ba51.jpeg)
建立好BUS后,下面小北PCB详细介绍二种设置的方法。
第一种:建立Pin Parir的方式来进行等长设置
![](https://i-blog.csdnimg.cn/blog_migrate/edb4f8b67834cc54c878fbf272820486.jpeg)
然后弹出下面对话框,选择网络的两端。
![](https://i-blog.csdnimg.cn/blog_migrate/00aa1f472d18abdb66cc65980650166f.png)
选择建立好的的Pin Pair再建立Match Group。
![](https://i-blog.csdnimg.cn/blog_migrate/45d64568a2a2b61e7779171682cf6474.jpeg)
重新命名Match Group。
![](https://i-blog.csdnimg.cn/blog_migrate/5ef098a027e45682ddb48679744c5aef.png)
设置目标线,0mil:20mil是相对于目标线误差正负20mil。第一种设置的方法到这里结束,下面讲第二种:
![](https://i-blog.csdnimg.cn/blog_migrate/af827aeea24c68a2c92f71369e828e46.jpeg)
第二种:建立Sigxplorer模形的方法来设置等长,在建立模形之前,不要建立Xnet网络。
这个也需要建立BUS,这里就不多讲了,不懂的可以看下上面步骤,打开约束规则界面,执行Sigxplorer。
![](https://i-blog.csdnimg.cn/blog_migrate/fb64a9efc159e95a73f94cf81a4474bd.jpeg)
弹出下面对话框,根据图片进行设置,设置完成后,一定要记得更新,也就是下面的第6步。
![](https://i-blog.csdnimg.cn/blog_migrate/7ee2fa0025a01bf6687ce0a267c46779.png)
模形完成后,效果如图所示:
原创由小北PCB发部,更多allegro等长设置