![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
时序优化
ReStart_11
这个作者很懒,什么都没留下…
展开
-
时序分析
原创 2018-06-14 16:56:14 · 333 阅读 · 0 评论 -
建立保持时间
一、这两条约束语句都是针对板级延时而言的。 语句中必须的有是,时钟与port. 二、set_input_delay 用于数据输入端口,调节数据输入与时钟输入到来的相位关系。 当FPGA外部送入FPGA内部寄存器数据时,会有两个时钟launch clock 与latch clock,前者负责将数据从外部寄存器中送出,后...转载 2019-04-03 16:36:08 · 1251 阅读 · 0 评论 -
Xilinx IO延时
Vivado -->File --> Export -->Export I/O Port --> .CSV文件原创 2019-04-19 16:13:08 · 1036 阅读 · 0 评论