![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
altera
ReStart_11
这个作者很懒,什么都没留下…
展开
-
Win7、Win8、Win10系统USB-Blaster驱动程序无法安装的解决办法
原文链接:https://blog.csdn.net/chengbozhe/article/details/47335391这篇博文是我转载dezhihuang的博文,原文名称和地址如下,并对内容做了适当调整:[原]Win7、Win8系统USB-Blaster驱动程序无法安装的解决办法第一次用Markdown编辑博客,格式方面真是捉急啊!Win7、Win8、Win10操作系统安装...转载 2020-03-13 16:11:31 · 1734 阅读 · 0 评论 -
altera USB blaster 连接不上
打开设备管理器-->找到带感叹号的ALTERA USB-Blaster图标,右击选择“更新成驱动程序”,选择浏览计算机里软件安装或更新,选择安装QUARTUS_II软件里的目录quartus文件夹里的drivers文件夹里的USB-blaster,点击确认 OK了,等待它更新完成,最后关闭窗口。这时你的设备USB-Blaster就可以用了!...原创 2018-11-09 10:44:13 · 2641 阅读 · 0 评论 -
signalTap II 防止内部信号被优化掉
可以使用下面语句对所要观察的寄存器约束,避免被其优化掉。 方法1:reg[15:0] data; /*synthesis noprune*/方法2:(*noprune*)reg[15:0] data;原创 2018-11-09 15:58:45 · 3677 阅读 · 0 评论 -
Quartus II 中如何保持信号不被综合
在一些应用中,有些特定的信号我们需要保留,用于进行采集检测,而综合器会自动优化把它综合掉,那么,应该怎样告诉综合器,不让它优化掉我们需要保留的信号呢?对这种情况的处理是增加约束,共有2种情况:1、需要保留的信号是引线Verilog HDL—定义的时候在后面增加/* synthesis keep */。例如:wire keep_wire /* synthesis keep */;...转载 2018-11-23 14:35:38 · 3802 阅读 · 0 评论 -
NIOS II 编译报错提示找不到头文件或宏定义
1、从别的电脑拷贝的工程到本地重新编译后,一直提示找不到头文件或宏定义,但是文件夹下确实是有这些文件的: 2、参考网上的方法,说是需要重新手动添加这些文件的路径。步骤如下:选择xx_bsp 右键,Properties 在对话框中选择C/C++ General->Paths and Symbols 在Includes中选择GNC 然后添加下面三个路径:/xx_...原创 2018-11-29 15:30:05 · 2095 阅读 · 3 评论 -
建立保持时间
一、这两条约束语句都是针对板级延时而言的。语句中必须的有是,时钟与port.二、set_input_delay用于数据输入端口,调节数据输入与时钟输入到来的相位关系。当FPGA外部送入FPGA内部寄存器数据时,会有两个时钟launch clock 与latch clock,前者负责将数据从外部寄存器中送出,后...转载 2019-04-03 16:36:08 · 1251 阅读 · 0 评论