3存储系统
这一章好乱,笔记不知道怎么整理,有空再来理一理,先考期中考
3.3半导体存储器
3.3.1半导体存储器RAM–易失性存储器
- 断电之后会丢失数据
- 存储器芯片的基本结构
–>地址寄存器MAR–>存储体<—>数据寄存器<–>
(时序控制逻辑)
一个存储体有多个存储单元,一个存储单元有多个存储元
可以同时取出来的电信号叫做存储字,存储字的长度叫做存储字长
n个地址对应2^n个存储单元
总容量=存储单元的个数 * 存储字长/数据线的根数
存储矩阵:由大量的位存储单元阵列构成
译码驱动:将来自地址总线的地址信号翻译成对应存储单元的选通信号,该信号在读写电路的配合下完成对被选中单元的读/写操作
读写电路:包括读出放大器和写入电路,用来完成读/写操作
读/写控制线:决定芯片进行读/写操作
片选线:确定哪个存储芯片被选中,可以用于容量的扩充
地址线:是单向输入的,其位数与存储字的个数有关
数据线:是双向的,其位数与读出或写入的数据位有关
数据线数和地址线数共同反映存储芯片容量的大小,如地址线有10根,数据线有8根,那芯片容量=2^10*8=8k位 - 寻址
按字节寻址:一个字节为一组
按字寻址:一个字为一组
按半字寻址:半个字为一组
按双字寻址:两个字为一组 - 半导体随机存储器
SRAM | DRAM | ||
---|---|---|---|
存储信息0,1 | 触发器(双稳态) | 电容(充放电) | 易失性存储器:断电就丢失信息 |
破坏性读出 | 非(读:查看触发器状态,写:改变触发器状态) | 是(读:连接电容,检测电流变化,1有变化0无变化,读完之后需要恢复到原来状态) | |
需要刷新 | 不要 | 需要(电容上的电荷只能维持2ms) | |
送行列地址 | 同时送 | 分两次送(地址线复用,线数少一半) | |
运行速度 | 快 | 慢 | |
集成度 | 低(6个逻辑元件) | 高(1个或3个逻辑元件) | |
发热量 | 大 | 小 | |
存储成本 | 高 | 低 | |
用途 | 常用作Cache | 常用作主存 |
- DRAM的刷新
多久刷新一次:刷新周期2ms
每次刷新多少存储单元:以行为单位,每次刷新一行存储单元
为什么要用行列地址:减少选通线的数量
如何刷新:有硬件支持,读出一行的信息后重新写入,占1个读/写周期
在什么时候刷新:
假设DRAM内部结构排列成128 * 128的形式,读/写周期(存取周期)0.5us
2ms/0.5us=4000个周期
分散刷新:读写完一行刷新一行
集中刷新:2ms内集中安排时间全部刷新
异步刷新:2ms内每行刷新一次即可
3.3.2半导体存储器ROM–只读存储器
- 掉电后不丢失其中的内容,且可以和CPU直接通信
- 可以指出操作系统在主存种的哪个位置,并可以把这个系统通过IO接口调到随机存储器当中
3.3.3存储器的基本概念
- 存储器的层次
高速缓冲存储器–Cache
主存储器–主存、内存
辅助存储器–辅存、外存 - 存储器的功能——存放二进制的信息
- 存储器的性能指标
存储容量=存储字数 * 字长
单位成本:每位价格=单位价格/总容量
存储速度:数据传输率=数据宽度/存储周期(存取时间+恢复时间)
主存带宽:主存带宽又称数据传输率,表示每秒从主存进出信息的最大数量