- 博客(1)
- 收藏
- 关注
转载 system verilog总结(转)
Systemverilog 数据类型l 合并数组和非合并数组1)合并数组:存储方式是连续的,中间没有闲置空间。例如,32bit的寄存器,可以看成是4个8bit的数据,或者也可以看成是1个32bit的数据。表示方法:数组大小和位,必须在变量名前指定,数组大小必须是【msb:lsb】Bit[3:0] [7:0] bytes ;2)二维数组和合并数组识别...
2018-07-03 16:37:45 5728
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人