logisim计组实验五 CRC校验电路


CRC校验电路的logisim设计,有什么问题就提出来吧~
电路文件已经托管至Github,欢迎star:点这里

CRC(7,3)串行编码电路

具体设计教材中已经给出,这里没有验证修改。
在这里插入图片描述

CRC(21,16)并行编码电路

由公式:2^r-1>=N=k+r k = 16 得 r = 5,共需要21位。为了后续检验两位错,我们需要另外加一位总偶校验位。 因为多项式的G(x)最高次幂等于校验位的位数,最低次幂等于0,选择多项式100101。 这里和串行电路部分是一样的。 并行编码和串行编码不同的地方在于:并行编码使用异或运算的结合律将时序电路转换为了纯逻辑电路,增加了运算速度。

先得出每一位的余数表格,之后数据位为0取0非0取余数
之后就可以设计电路了。
如下图所示:

在这里插入图片描述
一看就是老电工了

CRC(21,16)并行解码电路

将传输过来的16位数据位与多项式100101进行模2除法,得到的余数再和传输的CRC校验和进行异或,即可得到出错位置相对应的余数。记为W。

将得到的余数W和每一位相对应的余数进行异或。若最后得到的值全为0,即表示这一位出错。
得到的三部分电路如图所示:
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

总体图如下所示:
在这里插入图片描述
难顶啊,做了一整天,有个错误找了三四个小时
emmm最后突然就过了
在这里插入图片描述

  • 10
    点赞
  • 65
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值