黑金AX7Z100 FPGA开发板移植LWIP库（二）PL端

最新推荐文章于 2024-06-11 11:23:20 发布
最新推荐文章于 2024-06-11 11:23:20 发布
阅读量1.8k 收藏 20
点赞数
分类专栏： FPGA应用技术 文章标签： 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/trigpoplar/article/details/113809018
版权

前言

上一篇博文中实验了PS端移植LwIP库的演示程序。本篇接下来基于Vivado17.4整理比较详细的PL端移植过程。

一、Vivado 工程建立

1、新建一个空工程，名称为net_lwip_pl。
在这里插入图片描述
2、FPGA芯片选择xc7z100ffg900-2。
在这里插入图片描述

二、配置PS&PL系统硬件

1、工程建好以后，接下来要配置PS与PL两端的系统硬件，这样我们可以借助串口和APU核通过PL端连接的网络IP接通网络。首先单击左侧导航栏的Create Block Design建立图形文件取名top，单击OK。
在这里插入图片描述
2、在图形文件中单击+号，在搜索栏输入zynq找到PS端的IP核
在这里插入图片描述
3、双击添加ARM核的IP。
在这里插入图片描述
4、双击IP核进入配置界面，因为从PL端建立网络连接，所以需要AXI总线扩展。首先使能GP0和HP0
在这里插入图片描述
5、网络要通过串口测试，所以在Perioheral I/O Pins中开通串口
在这里插入图片描述
6、网络MAC的IP核Enet0需要开通
在这里插入图片描述
7、网络MACIP核Enet0控制外接PHY芯片的MDIO接口需要开通
在这里插入图片描述
8、以太网控制器采用RGMII工作方式，所以工作电压修改为：LVCMOS 1.8V
在这里插入图片描述
9、因为开发板DDR内存与默认不同，所以选择MT41J256M16 RE-125，单击OK退出。
在这里插入图片描述
10、使能中断引脚
在这里插入图片描述
11、搜索“eth”，添加一个“AXI 1G/2.5G Ethernet Subsystem”
在这里插入图片描述
12、双击刚才添加的模块，修改参数，物理接口选择“RGMII”，其他参数默认
在这里插入图片描述
13、单击自动运行生成其它附属IP
在这里插入图片描述
14、弹出窗口勾选全部选项，单击OK
在这里插入图片描述
15、单击自动连接生成端口引脚
在这里插入图片描述
16、弹出窗口勾选全部选项，单击OK
在这里插入图片描述
17、处理中断连接，搜索“conc”添加“Concat”
在这里插入图片描述
18、双击刚添加的模块，修改端口数量为“4”
在这里插入图片描述
19、将 4 个中断信号连接起来汇成总线
在这里插入图片描述
20、然后和 ZYNQ 的“IRQ_F2P”接口相连
在这里插入图片描述
21、处理以太网模块参考时钟，以太网模块需要一个 200Mhz 时钟和一个125Mhz 时钟，我们修改为通过外部 200Mhz 的晶振输入然后通过 PLL 模块，选择“axi_ethernet_0_refclk”的“clk_in1”引脚，右键单击
在这里插入图片描述
22、选择“Disconnect Pin”
在这里插入图片描述
23、双击“axi_ethernet_0_refclk”修改时钟输入频率为 200Mhz，Source 选择差分
在这里插入图片描述
24、然后右键单击“clk_in1”引脚选择“Make External”
在这里插入图片描述
25、修改“axi_ethernet_0_refclk”的"clk_in1 的端口名称为“sys_clk”
在这里插入图片描述
26、修改其他端口的名称
在这里插入图片描述
27、至此PL端开通网络的系统硬件配置完毕。通过Create HDL Wrapper将原理图工程转换为Verilog顶层工程
在这里插入图片描述

三、编辑管脚约束文件

1、PL端的引脚需要指明连接，所以右击并新建约束文件，文件名称为top.xdc
在这里插入图片描述
2、双击打开top.xdc文件，添加约束内容如下：

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property CFGBVS VCCO [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN PULLUP [current_design]
############## clock define##################
create_clock -period 5.000 [get_ports sys_clk_clk_p]
set_property PACKAGE_PIN F9 [get_ports sys_clk_clk_p]
set_property IOSTANDARD DIFF_SSTL15 [get_ports sys_clk_clk_p]
set_property PACKAGE_PIN B14 [get_ports {mdio_mdc }]
set_property PACKAGE_PIN A14 [get_ports {mdio_mdio_io }]
set_property PACKAGE_PIN B15 [get_ports {phy_rst_n }]
set_property PACKAGE_PIN E13 [get_ports {rgmii_rxc }]
set_property PACKAGE_PIN D13 [get_ports {rgmii_rx_ctl }]
set_property PACKAGE_PIN F15 [get_ports {rgmii_rd[0] }]
set_property PACKAGE_PIN F14 [get_ports {rgmii_rd[1] }]
set_property PACKAGE_PIN E12 [get_ports {rgmii_rd[2] }]
set_property PACKAGE_PIN F13 [get_ports {rgmii_rd[3] }]
set_property PACKAGE_PIN K15 [get_ports {rgmii_txc }]
set_property PACKAGE_PIN J15 [get_ports {rgmii_tx_ctl }]
set_property PACKAGE_PIN G14 [get_ports {rgmii_td[0] }]
set_property PACKAGE_PIN G15 [get_ports {rgmii_td[1] }]
set_property PACKAGE_PIN K13 [get_ports {rgmii_td[2] }]
set_property PACKAGE_PIN L13 [get_ports {rgmii_td[3] }]
set_property IOSTANDARD LVCMOS18 [get_ports {mdio_mdc }]
set_property IOSTANDARD LVCMOS18 [get_ports {mdio_mdio_io }]
set_property IOSTANDARD LVCMOS18 [get_ports {phy_rst_n }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rxc }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rx_ctl }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rd[0] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rd[1] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rd[2] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rd[3] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_txc }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_tx_ctl }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_td[0] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_td[1] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_td[2] }]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_td[3] }]

四、编译硬件生成bit文件

1、编译生成bit文件（等待时间较长）
在这里插入图片描述
2、单击File菜单，导出bit文件的硬件信息给SDK应用。
在这里插入图片描述
3、导出对话框要勾选bit文件，单击OK。
在这里插入图片描述
至此，系统硬件部分bit文件编译导出完成，接下来将进入软件编程环节。

五、SDK程序设计

1、LwIP是瑞典计算机科学院(SICS)的Adam Dunkels 开发的一个小型开源的TCP/IP协议栈。在PS端跑裸机程序的时候因为没有操作系统所以要借助LwIP连接网络。SDK环境内嵌了LwIP的开发库保存在X:\Xilinx\SDK\2017.4\data\embeddedsw\ThirdParty\sw_services中（X为Vivado安装盘），Vivado17.4版本的SDK内嵌的是lwip141_v2_0。
在这里插入图片描述
2、但是在黑金的AX7Z100开发板中，以太网PHY芯片采用了MICREL公司的KSZ9031型号的芯片类型，与系统默认的PHY芯片不一致，所以SDK开发包中的LwIP库需要打补丁。打开lwip141_v2_0文件夹，进入lwip141_v2_0\src\contrib\ports\xilinx\netif文件夹找到xaxiemacif_physpeed.c文件。
在这里插入图片描述
3、打开xaxiemacif_physpeed.c文件在宏定义部分添加PHY芯片的ID信息。

...
#define DP83867_RGMII_RX_CLOCK_DELAY_MASK		0x0003

/* TI DP83867 PHY Registers */
#define DP83867_R32_RGMIICTL1					0x32
#define DP83867_R86_RGMIIDCTL					0x86

// === Add by Yang ziheng ===//
#define MICREL_PHY_IDENTIFIER					0x22
#define MICREL_PHY_KSZ9031_MODEL				0x220
// === Add end ===//

#define TI_PHY_REGCR			0xD
#define TI_PHY_ADDDR			0xE
#define TI_PHY_PHYCTRL			0x10
#define TI_PHY_CFGR2			0x14
...

4、在代码中搜索get_IEEE_phy_speed函数添加补丁代码。

unsigned get_IEEE_phy_speed(XAxiEthernet *xaxiemacp)
{
	u16 phy_identifier;
	u16 phy_model;
	u8 phytype;

#ifdef XPAR_AXIETHERNET_0_BASEADDR
	u32 phy_addr = detect_phy(xaxiemacp);

	/* Get the PHY Identifier and Model number */
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, PHY_IDENTIFIER_1_REG, &phy_identifier);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, PHY_IDENTIFIER_2_REG, &phy_model);

/* Depending upon what manufacturer PHY is connected, a different mask is
 * needed to determine the specific model number of the PHY. */
	if (phy_identifier == MARVEL_PHY_IDENTIFIER) {
		phy_model = phy_model & MARVEL_PHY_MODEL_NUM_MASK;

		if (phy_model == MARVEL_PHY_88E1116R_MODEL) {
			return get_phy_speed_88E1116R(xaxiemacp, phy_addr);
		} else if (phy_model == MARVEL_PHY_88E1111_MODEL) {
			return get_phy_speed_88E1111(xaxiemacp, phy_addr);
		}
	} else if (phy_identifier == TI_PHY_IDENTIFIER) {
		phy_model = phy_model & TI_PHY_DP83867_MODEL;
		phytype = XAxiEthernet_GetPhysicalInterface(xaxiemacp);

		if (phy_model == TI_PHY_DP83867_MODEL && phytype == XAE_PHY_TYPE_SGMII) {
			return get_phy_speed_TI_DP83867_SGMII(xaxiemacp, phy_addr);
		}

		if (phy_model == TI_PHY_DP83867_MODEL) {
			return get_phy_speed_TI_DP83867(xaxiemacp, phy_addr);
		}
	}
	// === Add by Yang ziheng ===//
	else if (phy_identifier == MICREL_PHY_IDENTIFIER) {
		xil_printf("Phy addr: %d ID: %x(KSZ9031)\r\n", phy_addr, phy_identifier);
		return get_phy_speed_ksz9031(xaxiemacp, phy_addr);
	}
	// === Add end ===//
	else {
	    LWIP_DEBUGF(NETIF_DEBUG, ("XAxiEthernet get_IEEE_phy_speed: Detected PHY with unknown identifier/model.\r\n"));
	}
#endif
#ifdef PCM_PMA_CORE_PRESENT
	return get_phy_negotiated_speed(xaxiemacp, phy_addr);
#endif
}

5、在文件中添加补丁代码中的KSZ9031型号芯片速度检测函数get_phy_speed_ksz9031

// === Add by Yang ziheng ===//
unsigned int get_phy_speed_ksz9031(XAxiEthernet* xaxiemacp, u32 phy_addr)
{
	u16 control;
	u16 status;
	u16 partner_capabilities;
	xil_printf("Start PHY autonegotiation \r\n");
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 2);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_MAC, &control);
	//control |= IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;
	control &= ~(0x10);
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_MAC, control);
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, &control);
	control |= IEEE_ASYMMETRIC_PAUSE_MASK;
	control |= IEEE_PAUSE_MASK;
	control |= ADVERTISE_100;
	control |= ADVERTISE_10;
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, control);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET, &control);
	control |= ADVERTISE_1000;
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET, control);
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,	&control);
	control |= (7 << 12); /* max number of gigabit attempts */
	control |= (1 << 11); /* enable downshift */
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG, control);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
	control |= IEEE_CTRL_AUTONEGOTIATE_ENABLE;
	control |= IEEE_STAT_AUTONEGOTIATE_RESTART;
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
	control |= IEEE_CTRL_RESET_MASK;
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);
	while (1) {
		XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
		if (control & IEEE_CTRL_RESET_MASK)
			continue;
		else
			break;
	}
	xil_printf("Waiting for PHY to complete autonegotiation.\r\n");
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_STATUS_REG_OFFSET, &status);
	while (!(status & IEEE_STAT_AUTONEGOTIATE_COMPLETE)) {
		sleep(1);
		XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_STATUS_REG_OFFSET,
			&status);
	}
	xil_printf("autonegotiation complete \r\n");
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, 0x1f, &partner_capabilities);
	if ((partner_capabilities & 0x40) == 0x40)/* 1000Mbps */
		return 1000;
	else if ((partner_capabilities & 0x20) == 0x20)/* 100Mbps */
		return 100;
	else if ((partner_capabilities & 0x10) == 0x10)/* 10Mbps */
		return 10;
	else
		return 0;
}
// === Add end ===//

6、单击File菜单SDK选项进入SDK开发环境，新建App工程取名main，单击下一步。
在这里插入图片描述
7、选择lwIP Echo Server后单击Finish。
在这里插入图片描述
8、工程文件建好后如下图
在这里插入图片描述

六、系统测试

1、在SDK开发环境中右击main工程文件，编译工程
在这里插入图片描述
2、在运行配置窗口勾选复位和FPGA编程选项，单击Run
在这里插入图片描述
3、在打开的UART0口的超级终端程序中显示网络信息（如显示不全，上面操作有误）
在这里插入图片描述
4、另打开超级终端程序，以telnet模式登录开发板，键盘输入字符会被回写显示，实验完毕。
在这里插入图片描述

气血龙渊
关注
  • 0
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
【FPGA】Xilinx_ZYNQ7Z020——8. 以太网实验（ LWIP）
xyz_
05-21 6986
文章目录8. 以太网实验（ LWIP）工程建立SDK程序下载调试 8. 以太网实验（ LWIP） 开发板有1 路千兆以太网， 通过 RGMII 接口连接，本实验演示如何使用 SDK 自带的 LWIP 模板进行千兆以太网 TCP 通信 LWIP虽然是轻量级协议栈，但如果从来没有使用过，使用起来会有一定的困难，建议先熟悉 LWIP 的相关知识 工程建立 新建一个“ net_test vivado...
Xilinx FPGA上lwIP应用指南XAPP1026(v3.1)
02-08
讲解如何使用lwIP来开发基于Xilinx FPGA SOC的应用。 介绍如何利用lwIP 库来增加嵌入式系统的网络功能。针对AXI4 接口更新了本应用指南。
AXI 1G/2.5G Ethernet Subsystem IP核使用过程中参数配置全解
最新发布
u011565038的博客
06-11 1837
AXI 1G/2.5G Ethernet Subsystem 是一个为FPGA设计的以太网子系统，它支持1Gbps和2.5Gbps的数据传输速率，使得FPGA能够直接进行高速以太网通信。这个子系统通常包含以太网MAC控制器、GMII（千兆媒体独立接口）或RGMII（简化GMII）接口、以及可选的PHY（物理层）接口支持。
黑金AX7Z100 FPGA开发板移植LWIP库（一）PS端
trigpoplar的博客
02-12 2158
AX7Z100板移植LWIP
nexys 3 FPGA开发板实现轻量级lwip的设计
06-05
使用Xilinx EDK 13.2和SDK 13.2开发平台，加上Digilent nexys 3 board实现的轻量级lwip开发，主要实现web server，ftp，telent等功能，在实验板上运行成功。压缩文件中是完整的开发，其中包含硬件设计部分和软件代码部分，只需配置pc中的ip地址和代码中的ip地址在一个网段上即可。实现web server部分需要加载镜像文件。
FPGA学习心得及（flash读写，+lwip+数据发送等问题）
wenhuaxiao的专栏
10-13 7467
前段时间应老板的项目需求，对硬件丝毫不懂得我开始接触edk硬件编程，感觉这段时间跟硬件打交道，自己都老了不少。首先，硬件编程编译很慢，编译一次有时候得10-20分钟，尤其是用verilog写得程序比较大的时候。其次，调试非常麻烦，不能像利用c或者c#那样断点调试了，只能通过chi
XilinxFPGA上lwIP指南XAPP1026(v3.2)
02-08
V3.2对应于SDK 14.3；V3.1对应于SDK 13.1。 讲解如何使用lwIP来开发基于Xilinx FPGA SOC的应用。 介绍如何利用lwIP 库来增加嵌入式系统的网络功能。针对AXI4 接口更新了本应用指南。
普中F103-准端-Z100Mini开发板原理图.pdf
04-13
非常齐全的资料，普中F03-准瑞
cource_s1_ALINX_ZYNQ(AX7Z100)开发平台基础教程V1.01.pdf
03-11
黑金ax7z100基础开发教程 AX7Z035基础开发教程.pdf 黑金FPGA开发板配套教程。 第一章 软件包说明和开发板检测 第二章 ZYNQ 简介 第三章 Vivado 开发环境 第四章 PL 的“ Hello World ” LED 实验 第五章 ...
ZYNQ开发板TS7Z100的boardfiles
04-02
核心板主要由FPGA + 4 个DDR3 + 2个QSPI FLASH ，1个emmc构成，承担FPGA 高速数据处理和存储的功能，PL端的FPGA 和两片DDR3 之间的高速数据读写，数据位宽为32 位， 整个系统的带宽高达59Gb/s（1866M*32bit)；...
XILINX Spartan7_XC7S15 FPGA开发板硬件设计原理图.pdf
01-28
文档标题提到的是“XILINX Spartan7_XC7S15 FPGA开发板硬件设计原理图”，这是一款基于Xilinx Spartan 7系列的FPGA（Field-Programmable Gate Array）开发板的设计蓝图。该系列FPGA是Xilinx公司推出的低成本、高性能...
EDA/PLD中的基于Altera FPGA的千兆以太网实现方案
11-09
1 引言 　　在系统设备不断向小型化、集成化、网络化发展的今天，嵌入式开发成为新技术发展的最前沿，改变着系统的整体结构。FPGA由于其自身特点，成为嵌入式开发的最佳平台。Altera公司结合其最新一代高端器件推出了全新的嵌入式开发系统，能够实现软核niosII 32位处理器为核心的嵌入式开发系统。 　　在CvcloneII中，A1tera集成了完整的千兆以太网硬核，硬核包括MAC模块以及可选择的物理层PCS模块和PMA模块，其中MAC模块支持l0／100／1000 Mb/s。Altera的SOPCBuilder工具提供快速搭建SOPC系统的能力，这种架构可以包含一个或多个CPU，提供存储器
XC7K325T Microblaze LWIP TCP 方案（含教程和FPGA工程）
11-24
XC7K325T Microblaze LWIP TCP 方案（含教程和FPGA工程），有操作教程，FPGA源码（VIVADO2017.4打开），参考原理图，资料总共319MB。
AX7010开发板原理图.pdf
04-05
此板卡是由南京米联电子设计团队设计的一款高性能SOC 开发板。采用了美国XILINX 公司开 发的XC7Z020CLG484 作为CPU，硬件设计方案参考了安富利公司的Zedboard，最大程度实现了软 件和硬件的兼。同时本开发板的特色是...
【正点原子FPGA连载】 第三十三章基于lwip的tftp server实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南
weixin_55796564的博客
03-16 1531
一、TFTP简介（基于RFC1350版本）简单文件传输协议TFTP (Trivial File Transfer Protocol) 是TCP/IP协议族中的一个用来在客户机与服务器之间进行简单文件传输，基于UDP实现的应用层协议，提供不复杂、开销不大的文件传输服务，端口号为 69。为了保证文件可靠传输TFTP有自己的差错改正措施。TFTP 只支持文件传输、不支持交互、没有庞大的命令集，也没有目录列表功能，以及不能对用户进行身份鉴别。
ZYNQ PL端开发流程(流水灯)
风间琉璃的博客
04-23 527
PYNQ-Z2verilog实现流水灯
【FPGA】ALINX 以太网实验(LWIP)
qq_41654652的博客
04-16 1112
FPGA LWIP
【正点原子FPGA连载】第三十一章基于lwip的echo server实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南
weixin_55796564的博客
03-14 3063
1)TCP/IP协议简介TCP/IP协议中文名为传输控制协议/因特网互联协议，又名网络通讯协议，是Internet最基本的协议、Internet国际互联网络的基础，由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子设备如何连入因特网，以及数据如何在它们之间传输的标准。协议采用了4层的层级结构，每一层都呼叫它的下一层所提供的协议来完成自己的需求。通俗而言：TCP负责发现传输的问题，一有问题就发出信号，要求重新传输，直到所有数据安全正确地传输到目的地。
TCP/IP LWIP FPGA 笔记
NoNoUnknow的博客
02-02 1405
break;break;如果启用了DHCP，定义一个计数器mscnt。如果目标平台是 XPS_BOARD_ZCU102，则执行，这可能是与PHY相关的初始化。调用进行lwIP协议栈的初始化。通过创建一个名为 "nw_thread" 的新线程，该线程执行函数。这个函数主要用于网络接口的配置和启动lwIP协议栈中的相关功能。在启动网络线程后，通过暂停当前任务，直到网络线程完成。
XC7Z100芯片特性
09-01
XC7Z100是Xilinx Zynq-7000系列中的一款芯片。该芯片集成了PS端双核ARM Cortex-A9处理器和PL端Kintex-7架构的28nm可编程逻辑资源。PS端的主频最高可达1GHz，单核运算能力高达2.5DMIPS/MHz。该芯片具有强大的平台升级能力，适用于高性能应用。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [Xilinx Zynq7000系列XC7Z035/XC7Z045/XC7Z100](https://blog.csdn.net/weixin_39879122/article/details/117007650)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

气血龙渊

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值