黑金AX7Z100 FPGA开发板移植LWIP库（一）PS端

最新推荐文章于 2024-06-15 15:27:20 发布
最新推荐文章于 2024-06-15 15:27:20 发布
阅读量2.3k 收藏 20
点赞数 2
分类专栏： FPGA应用技术 文章标签： soc
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/trigpoplar/article/details/113798024
版权

前言

LwIP是Light Weight (轻型)IP协议是瑞典计算机科学院(SICS)的Adam Dunkels 开发的一个小型开源的TCP/IP协议栈。AX7Z100开发板带有源码和教学视频，但不是AX7Z100开发板的，所以最初移植的时候遇到一些小问题困扰好长时间。因此笔者基于Vivado17.4整理比较详细的移植过程供后面参考。

一、Vivado 工程建立

1、新建一个空工程，名称为net_lwip_ps。
在这里插入图片描述
2、FPGA芯片选择xc7z100ffg900-2。
在这里插入图片描述

二、配置PS系统硬件

1、单击左侧导航栏的Create Block Design建立图形文件取名top，单击OK。
在这里插入图片描述
2、在图形文件中单击+号，在搜索栏输入zynq找到PS端的IP核
在这里插入图片描述
3、双击添加ARM核的IP。
在这里插入图片描述
4、双击IP核进入配置界面，因为PS端内嵌有两个以太网控制器不需要AXI总线扩展，所以勾选掉默认的AXI GP0接口
在这里插入图片描述
5、网络要通过串口测试，所以在Perioheral I/O Pins中开通串口
在这里插入图片描述
6、网络MAC的IP核Enet0需要开通
在这里插入图片描述
7、网络MACIP核Enet0控制外接PHY芯片的MDIO接口需要开通
在这里插入图片描述
8、以太网控制器采用RGMII工作方式，所以工作电压修改为：LVCMOS 1.8V
在这里插入图片描述
9、因为开发板DDR内存与默认不同，所以选择MT41J256M16 RE-125，单击OK退出。
在这里插入图片描述
10、单击自动连接生成引脚。
在这里插入图片描述
11、至此PS端开通网络的系统硬件配置完毕。但是直接编译原理图工程可能报错，所以通过Create HDL Wrapper将原理图工程转换为Verilog顶层工程
在这里插入图片描述

三、编译硬件生成bit文件

1、因为在引入PS端ZYNQ的ARM核过程中系统已经默认在工程文件夹下的/net_lwip_ps.srcs/sources_1/bd/top/ip/top_processing_system7_0_0/top_processing_system7_0_0.xdc文件中自动建立了管脚约束参数，其中包括网卡（Enet0）、串口（Uart0）和DDR的引脚约束，而且黑金开发板跟默认工程项目参数与其一致。所以TOP的项目约束文件可以省略，其它系统另行设置。因此直接编译生成bit文件（等待时间较长）
在这里插入图片描述
2、单击File菜单，导出bit文件的硬件信息给SDK应用。
在这里插入图片描述
3、导出对话框要勾选bit文件，单击OK。
在这里插入图片描述
至此，系统硬件部分bit文件编译导出完成，接下来将进入软件编程环节。

四、SDK程序设计

1、LwIP是瑞典计算机科学院(SICS)的Adam Dunkels 开发的一个小型开源的TCP/IP协议栈。在PS端跑裸机程序的时候因为没有操作系统所以要借助LwIP连接网络。SDK环境内嵌了LwIP的开发库保存在X:\Xilinx\SDK\2017.4\data\embeddedsw\ThirdParty\sw_services中（X为Vivado安装盘），Vivado17.4版本的SDK内嵌的是lwip141_v2_0。
在这里插入图片描述
2、但是在黑金的AX7Z100开发板中，以太网PHY芯片采用了MICREL公司的KSZ9031型号的芯片类型，与系统默认的PHY芯片不一致，所以SDK开发包中的LwIP库需要打补丁。打开lwip141_v2_0文件夹，进入lwip141_v2_0\src\contrib\ports\xilinx\netif文件夹找到xemacpsif_physpeed.c文件。
在这里插入图片描述
3、打开xemacpsif_physpeed.c文件在宏定义部分添加PHY芯片的ID信息。

#define PHY_DETECT_REG  						1
#define PHY_IDENTIFIER_1_REG					2
#define PHY_IDENTIFIER_2_REG					3
#define PHY_DETECT_MASK 					0x1808
#define PHY_MARVELL_IDENTIFIER				0x0141
#define PHY_TI_IDENTIFIER					0x2000
#define PHY_XILINX_PCS_PMA_ID1			0x0174
#define PHY_XILINX_PCS_PMA_ID2			0x0C00

// === Add by Yang ziheng ===//
#define MICREL_PHY_IDENTIFIER					0x22
#define MICREL_PHY_KSZ9031_MODEL				0x220
// === Add end ===//

#define XEMACPS_GMII2RGMII_SPEED1000_FD		0x140
#define XEMACPS_GMII2RGMII_SPEED100_FD		0x2100
#define XEMACPS_GMII2RGMII_SPEED10_FD		0x100
#define XEMACPS_GMII2RGMII_REG_NUM			0x10

4、在代码中搜索get_IEEE_phy_speed函数添加补丁代码。

static u32_t get_IEEE_phy_speed(XEmacPs *xemacpsp, u32_t phy_addr)
{
	u16_t phy_identity;
	u32_t RetStatus;

	XEmacPs_PhyRead(xemacpsp, phy_addr, PHY_IDENTIFIER_1_REG, &phy_identity);
	
	// === Add by Yang ziheng ===//
	if (phy_identity == MICREL_PHY_IDENTIFIER)
	{
		RetStatus = get_phy_speed_ksz9031(xemacpsp, phy_addr);
	} // === Add end ===//
	else if (phy_identity == PHY_TI_IDENTIFIER) 
	{
		RetStatus = get_TI_phy_speed(xemacpsp, phy_addr);
	}
	else 
	{
		RetStatus = get_Marvell_phy_speed(xemacpsp, phy_addr);
	}

	return RetStatus;
}

5、在文件中添加补丁代码中的KSZ9031型号芯片速度检测函数get_phy_speed_ksz9031

// === Add by Yang ziheng ===//
static u32_t get_phy_speed_ksz9031(XEmacPs* xemacpsp, u32_t phy_addr)
{
	u16_t temp;
	u16_t control;
	u16_t status;
	u16_t status_speed;
	u32_t timeout_counter = 0;
	u32_t temp_speed;
	u32_t phyregtemp;
	xil_printf("Start PHY autonegotiation \r\n");
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 2);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_MAC, &control);
	control |= IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_MAC, control);
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, &control);
	control |= IEEE_ASYMMETRIC_PAUSE_MASK;
	control |= IEEE_PAUSE_MASK;
	control |= ADVERTISE_100;
	control |= ADVERTISE_10;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, control);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET,
		&control);
	control |= ADVERTISE_1000;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET,
		control);
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
		&control);
	control |= (7 << 12); /* max number of gigabit attempts */
	control |= (1 << 11); /* enable downshift */
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
		control);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
	control |= IEEE_CTRL_AUTONEGOTIATE_ENABLE;
	control |= IEEE_STAT_AUTONEGOTIATE_RESTART;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
	control |= IEEE_CTRL_RESET_MASK;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);
	while (1) {
		XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
		if (control & IEEE_CTRL_RESET_MASK)
			continue;
		else
			break;
	}
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_STATUS_REG_OFFSET, &status);
	xil_printf("Waiting for PHY to complete autonegotiation.\r\n");
	while (!(status & IEEE_STAT_AUTONEGOTIATE_COMPLETE)) {
		sleep(1);
		XEmacPs_PhyRead(xemacpsp, phy_addr,
			IEEE_COPPER_SPECIFIC_STATUS_REG_2, &temp);
		timeout_counter++;
		if (timeout_counter == 30) {
			xil_printf("Auto negotiation error \r\n");
			return;
		}
		XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_STATUS_REG_OFFSET, &status);
	}
	xil_printf("autonegotiation complete \r\n");
	XEmacPs_PhyRead(xemacpsp, phy_addr, 0x1f,
		&status_speed);
	if ((status_speed & 0x40) == 0x40)/* 1000Mbps */
		return 1000;
	else if ((status_speed & 0x20) == 0x20)/* 100Mbps */
		return 100;
	else if ((status_speed & 0x10) == 0x10)/* 10Mbps */
		return 10;
	else
		return 0;
	return XST_SUCCESS;
}
// === Add end ===//

6、单击File菜单SDK选项进入SDK开发环境，新建App工程取名main，单击下一步。
在这里插入图片描述
7、选择lwIP Echo Server后单击Finish。
在这里插入图片描述
8、工程文件建好后如下图
在这里插入图片描述

五、系统测试

1、在SDK开发环境中右击main工程文件，编译工程
在这里插入图片描述
2、在运行配置窗口勾选复位和FPGA编程选项，单击Run
在这里插入图片描述
3、在打开的UART0口的超级终端程序中显示网络信息（如显示不全，上面操作有误）
在这里插入图片描述
4、另打开超级终端程序，以telnet模式登录开发板，键盘输入字符会被回写显示，实验完毕。
在这里插入图片描述

气血龙渊
关注
  • 2
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
【FPGA】Xilinx_ZYNQ7Z020——8. 以太网实验（ LWIP）
xyz_
05-21 7095
文章目录8. 以太网实验（ LWIP）工程建立SDK程序下载调试 8. 以太网实验（ LWIP） 开发板有1 路千兆以太网， 通过 RGMII 接口连接，本实验演示如何使用 SDK 自带的 LWIP 模板进行千兆以太网 TCP 通信 LWIP虽然是轻量级协议栈，但如果从来没有使用过，使用起来会有一定的困难，建议先熟悉 LWIP 的相关知识 工程建立 新建一个“ net_test vivado...
cource_s1_ALINX_ZYNQ(AX7Z100)开发平台基础教程V1.01.pdf
03-11
黑金ax7z100基础开发教程 AX7Z035基础开发教程.pdf 黑金FPGA开发板配套教程。 第一章 软件包说明和开发板检测 第二章 ZYNQ 简介 第三章 Vivado 开发环境 第四章 PL 的“ Hello World ” LED 实验 第五章 HDMI 输出实验 第六章 HDMI 直通 ILA 调试实验 第七章 PL 端 DDR3 读写测试实验 第八章 GTX 收发器误码率测试 IBERT 实验 第九章 体验 ARM ，裸机输出“ Hello World ” 第十章 PS 点亮 PL 的 LED 灯 ……
黑金AX7Z100 FPGA开发板移植LWIP库（二）PL端
trigpoplar的博客
02-14 1998
前言 上一篇博文中实验了PS端移植LwIP库的演示程序。本篇接下来基于Vivado17.4整理比较详细的PL端移植过程。 一、Vivado 工程建立 1、新建一个空工程，名称为net_lwip_pl。 2、FPGA芯片选择xc7z100ffg900-2。 二、配置PS&PL系统硬件 1、工程建好以后，接下来要配置PS与PL两端的系统硬件，这样我们可以借助串口和APU核通过PL端连接的网络IP接通网络。首先单击左侧导航栏的Create Block Design建立图形文件取名top，单击OK。
FPGA Xilinx 7系列高速收发器GTX通信
热门推荐
Crazzy_M的博客
10-30 1万+
Xilinx 7系列高速收发器GTX 说明： FPGA: TX端_zynq(7z035) RX端_zynq(7z100)。 两个FPGA通过SFP(光纤)接口相连进行GTX的通信。 环境：Vivado2018.2。 IP核：7 Series FPGAs Transceivers Wizard(3.6) SFP模块： 硬件连接示意图： 文章目录1.IP核配置前熟悉原理图TX端RX端2.GTX收发器解析TX端RX端3. IP核配置TX端IP配置RX端IP配置4.生成IP Example 工程并做相应修改TX
PS通过GTX实现SFP网络通信2
最新发布
cckkppll的博客
06-15 955
PS通过GTX实现SFP网络通信2
AX7Z100开发板简介
yundanfengqing_nuc的专栏
05-09 3459
开发板的整个结构为核心板+扩展板，核心板和扩展板之间使用高速板间连接器连接。 核心板主要由 ZYNQ7100 + 4 个 DDR3 + eMMC + QSPI FLASH 的最小系统构成。ZYNQ7100 采用 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z100-2FFG900。ZYNQ7100 芯片可分成处理器系统部分 Processor System（PS）和可编程逻辑部分 Programmable Logic（PL）。 在 ZYNQ7100 芯片的 P...
【正点原子FPGA连载】 第三十三章基于lwip的tftp server实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南
weixin_55796564的博客
03-16 1635
一、TFTP简介（基于RFC1350版本）简单文件传输协议TFTP (Trivial File Transfer Protocol) 是TCP/IP协议族中的一个用来在客户机与服务器之间进行简单文件传输，基于UDP实现的应用层协议，提供不复杂、开销不大的文件传输服务，端口号为 69。为了保证文件可靠传输TFTP有自己的差错改正措施。TFTP 只支持文件传输、不支持交互、没有庞大的命令集，也没有目录列表功能，以及不能对用户进行身份鉴别。
LWip以太网调试详细步骤——PS端
07-25
zynq开发板 vivado环境下以太网工程调试详细建立步骤PS端（Running a lwIP Echo Server on a Multi-port Ethernet design _ FPGA Developer.pdf）
EDA/PLD中的基于Altera FPGA的千兆以太网实现方案
11-09
1 引言 　　在系统设备不断向小型化、集成化、网络化发展的今天，嵌入式开发成为新技术发展的最前沿，改变着系统的整体结构。FPGA由于其自身特点，成为嵌入式开发的最佳平台。Altera公司结合其最新一代高端器件推出了全新的嵌入式开发系统，能够实现软核niosII 32位处理器为核心的嵌入式开发系统。 　　在CvcloneII中，A1tera集成了完整的千兆以太网硬核，硬核包括MAC模块以及可选择的物理层PCS模块和PMA模块，其中MAC模块支持l0／100／1000 Mb/s。Altera的SOPCBuilder工具提供快速搭建SOPC系统的能力，这种架构可以包含一个或多个CPU，提供存储器
course_s3_ALINX_ZYNQ(AX7Z035_AX7Z100)开发平台HLS教程V1.01.pdf
03-11
初识HLS 基于HLS的状态指示led实验 基于HLS的浮点运算实验 基于HLS视频库的视频彩条输出实验 基于HLS视频3帧缓存管理实验 基于HLS视频图像缩放叠加实验 基于HLS视频字符叠加实验 基于HLS图像对比度调整 基于HLS摄像头自动聚焦实验 基于HLS的边缘检测 基于HLS角点检测FAST实验 基于HLS的快速傅里叶变换FFT实验
Xilinx ZYNQ SOC入门基础之LwIP协议千兆网测试
FPGA_Designer
05-03 5264
引言：本节我们继续使用Xilinx SDK自带的LwIP协议测试例程测试电路板千兆网接口，验证电路板PHY硬件设计是否正确。 1.实验系统框图 本实验系统框图如图1所示。图1中PHY在电路图上连接至PS侧BANK501 MIO接口，UART接口连接至BANK501 MIO接口。 图1、PHY测试框图 2.硬件平台设计 硬件设计是在上一节（Xilinx ZYNQ SOC入门基础之Hel...
普中F103-准端-Z100Mini开发板原理图.pdf
04-13
非常齐全的资料，普中F03-准瑞
xemacpsif_physpeed.c
10-13
ZYNQ的以太网网口芯片是RTL8211FD，如果想要实现网口速度自适应需要修改LWIP的库文件，对应的LWIP版本为lwip211v1.0，有需要朋友可以自行下载
Verilog实现以太网接口
05-10
ISE环境实现Verilog的以太网接口。。。。。。。。。。。。。。。。。。。。。。。。。
nexys 3 FPGA开发板实现轻量级lwip的设计
06-05
使用Xilinx EDK 13.2和SDK 13.2开发平台，加上Digilent nexys 3 board实现的轻量级lwip开发，主要实现web server，ftp，telent等功能，在实验板上运行成功。压缩文件中是完整的开发，其中包含硬件设计部分和软件代码部分，只需配置pc中的ip地址和代码中的ip地址在一个网段上即可。实现web server部分需要加载镜像文件。
【FPGA】ALINX 以太网实验(LWIP)
qq_41654652的博客
04-16 1186
FPGA LWIP
AC7Z100核心板
yundanfengqing_nuc的专栏
05-09 3360
（一）简介 AC7Z100(核心板型号，下同)核心板，ZYNQ 芯片是基于 XILINX 公司的 ZYNQ7000 系列的 XC7Z100-2FFG900。 ZYNQ 芯片的 PS 系统集成了两个 ARM Cortex™-A9 处理器，AMBA®互连，内部存储器，外部存储器接口和外设。 ZYNQ 芯片的 FPGA 内部含有丰富的可编程逻辑单元，DSP 和内部 RAM。 这款核心板使用了 4 片 Micron 的 512MB 的 DDR3 芯片 MT41J256M16HA-12...
S7-FPGA- ZYNQ7100板级原理图硬件实战
weixin_66510961的博客
03-06 2713
ZYNQ7100板级原理图硬件实战
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

气血龙渊

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值