PicoRV32 RTL验证环境搭建

PicoRV32是一个开源的RISCV-MCU设计，可通过参数配置支持指令集RV32I,RV32IC,RV32IM,RV32IMC。其原始代码托管在了GitHub，下载网址为：

GitHub - YosysHQ/picorv32: PicoRV32 - A Size-Optimized RISC-V CPU.

PicoRV32的设计重点在于追求面积和频率的优化，明确声称它为面积而非性能做优化，因此其性能并不理想，平均每条指令的周期数大约在4个周期。这样来看貌似它不支持流水线，是多周期指令。目前该实现已经在基于高云的FPGA上实现综合仿真运行，并配有基于ECLIPSE的IDE开发环境。这里介绍如何使用GTKWAVE+IVERILOG工具实现PicoRV32项目的仿真。

环境准备：

本环境基于UBUNTU18.04平台

开始前请安装如下工具

sudo apt-get install autoconf automake autotools-dev curl libmpc-dev libmpfr-dev libgmp-dev gawk build-essential bison flex texinfo gperf libtool patchutils bc zlib1g-dev git libexpat1-dev

下载picorv32项目代码：

git clone  https://github.com/cliffordwolf/picorv32

进入picorv32文件夹下，按照项目说明，可搭建一个完整的risc-v开发环境工具链：

make download-tools
make -j8 build-tools

编译结束后，工具链将安装在/opt目录下

/opt/riscv32i:
bin  include  lib  libexec  riscv32-unknown-elf  share

/opt/riscv32ic:
bin  include  lib  libexec  riscv32-unknown-elf  share

/opt/riscv32im:
bin  include  lib  libexec  riscv32-unknown-elf  share

/opt/riscv32imc:
bin  include  lib  libexec  riscv32-unknown-elf  share

仿真

之所以叫pico，是因为这个实现真的非常的小，核心实现只有一个rtl文件picorv32.v,picosoc目录下的实现则是围绕picorv32.v所搭建的RV SOC核。

输入如下仿真命令：

iverilog -o testbench_ez testbench_ez.v picorv32.v
vvp -n testbench_ez -lxt2
cp testbench.vcd testbench.lxt
gtkwave testbench.lxt

修改编译错误

执行后看波形：

dhrystone测试：

进入到dhry目录，执行make,则将会用前面编译生成的GCC编译目录下的dhystone测试程序，生成dhry.hex，作为testbench输入对CPU进行跑分。

可以看到，picorv32的dhystone跑分为0.516 dmips/Mhz.计算方法是908 / 1757 = 0.516.

其中的打印是仿真器输出，通过内存HOOK方法，向地址0x10000000写入数据，写入操作在仿真器中被监控输出。

printf调用被改写：0x10000000,此种做法有些类似于半主机（semi-host)机制。

最后的trap是由于main返回后执行ebreak导致的.

VHDL<->VERILOG转换

iverilog -tvhdl -o picorv32.vhdl picorv32.v

quantusii综合picosoc得到的电路结构

---

结束！