手撸MIPS32——3、基本流水线理论总结

最新推荐文章于 2023-05-27 21:23:40 发布
最新推荐文章于 2023-05-27 21:23:40 发布
阅读量2k 收藏 4
点赞数
分类专栏： 从0开始手撸CPU之路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010594449/article/details/106207805
版权

根据理论部分，可以得出结构图如下：
在这里插入图片描述
译

码控制单元DCU设计

第一级组合逻辑根据指令中的op和func字段进行译码，确定具体执行的是那条指令，如下表：
在这里插入图片描述
第二级组合逻辑根据第一级的输出，确定控制信号的具体取值。
在这里插入图片描述
指令与控制信号真值表：
在这里插入图片描述
两级系统级联图：
在这里插入图片描述

访存控制单元MCU设计

访存控制单元MCU根据内部操作码aluop和daddr生成3个控制信号：
在这里插入图片描述
MCU产生控制信号真值表:
在这里插入图片描述

迷路的小黑
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
XXB作业复习第五弹
2202_76009199的博客
12-10 904
我们采用的是方案1，选择rs1+rs2是ALU的结果，所以A是0，B是1x（选择加法器的输出作为写入目的寄存器的输入），RF正常工作啊，C=1，D=1，选择下面的控制信号，E=0，做加法运算，F=0，正常工作其实不必要，G随便了，反正数据存储器是否正常工作都无所谓了。值得注意的是：这里的rd被赋值为PC+4，这是独一无二的，所以往写入目的寄存器的数据源增加一个2:1选择器，同时主控制单元为其增加一个2:1选择控制信号。或者为写PC时的地址源增加一个2:1选择器，同时主控制单元增加一个2:1选择控制信号。
手撸MIPS32——1、MIPS32指令集
？？？我在哪
05-18 5338
(MIPS32 Release1指令集的子集MiniMIPS32) 通用寄存器命名和使用约定 运算指令 ALU立即数指令 在立即数这里，rt相当于目的寄存器，rs相当于源寄存器，imm立即数 ADDI 加立即数可触发溢出异常 ADDI rt,rs,imm 将rs与imm相加，结果存到rt rt<-(rs+imm)(有符号扩展32位) ADDIU 加立即数，不触发溢出异常 ADDIU rt,rs,imm rt<-(rs+imm)(有符号扩展32位) SLTI 有符号小于立即数置1 SLTI rt
手撸MIPS32——2、基本流水线设计与实现（理论部分）
？？？我在哪
05-19 3939
什么是流水线 流水线（pipeline）技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。流水线是Intel首次在486芯片中开始使用的。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。 ——from百度百科 示意图 我以后会用到的是5级流水线 处理器流水线设计将微结构划分为两部分，数据通路和控制单元。数据通路完成对指令中操作数的运算处理，控制单
手撸MIPS32——6、交叉编译环境的搭建、编程与我踩到的坑
？？？我在哪
05-30 1733
参考博客：https://blog.csdn.net/stdio_h666/article/details/104330395 用VM建个虚拟机 https://blog.csdn.net/qq_41782425/article/details/85119258 建议选择kernel 是下图这几个的…不然就要降级或升级了： 同时内存建议3G以上，不然会在配置完buildroot config后make出现什么什么恶_all，[s_auto…]的问题 下载安装buildroot构建交叉编译环境 用un.
手撸MIPS32——4、Verilog实现基本流水线
？？？我在哪
05-19 3237
分为两部分实现，一部分处理器内核，一部分存储器。 整体参考这个图： 处理器内核 参数宏定义 先是参数宏定义，包括全局参数、指令字参数和通用寄存器参数： `timescale 1ns / 1ps /*------------------- 全局参数 -------------------*/ `define RST_ENABLE 1'b0 // 复位信号有效 RST_ENABLE `define RST_DISABLE 1'b1
手撸MIPS32——5、利用Vivado IP设计指令存储器和数据存储器
？？？我在哪
05-20 5145
指令存储器 我用的是vivado 2019.1其他版本应该差不多 1、建立工程 名字填你想要的，这里我填inst_rom，板卡目前随便选不影响仿真 32位存储，8KB相当于2048个存储单元每个4*2048=8K每个存储单元宽度32位 User ENA pin带有使能为ena 不勾选Primitives Output Register保证上升沿采集到的访存地址信号，不然多一个时钟周期。 Coe文件相当于初始化存储器内容 init.coe ;Memory Width:16,Memory Dept
制作单周期CPU(分析)
WSQPoison的博客
04-21 1万+
用的是Vivado软件，代码部分将在下一期展现出来(内容太多我也很绝望)，这一期来讲讲思路要求 原理1.单周期：单周期CPU指一条指令在一个时钟周期内完成并开始下一条指令的执行。由时钟上升、下降沿控制相关操作。两个相邻时钟上升沿或下降沿之间的时间间隔为一个时钟周期2.CPU如何处理指令：CPU处理指令的步骤如下： a.取指令：根据PC中的指令地址，在指令存储器中获取相应指令。然后PC值会自动
MIPS流水线实验报告计算机体系结构MIPS流水线
05-05
"MIPS流水线实验报告计算机体系结构MIPS流水线" 计算机体系结构中，MIPS流水线实验报告是对MIPS流水线的深入研究和分析。该实验报告涵盖了MIPS流水线的基本概念、运行过程、数据冒险分析和 Forwarding 技术的应用。...
基于MIPS32的5级流水线CPU设计与实现.zip
03-18
采用MIPs32指令格式，利用vivado软件进行CPU设计。实现功能如下： 1.设计的流水线 CPU 能够执行 20 条整数指令，如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术，具有数据前推机制。 ...
mips.rar_mips流水线_五级流水线
09-19
"MIPS五级流水线"是指在MIPS处理器中实现的一种高效的指令执行机制，它通过将指令执行过程划分为五个独立的阶段来提高处理器的性能。本项目提供了一个MIPS五级流水线的模拟系统，能够读取汇编代码并进行测试。 1. *...
MIPS_54条指令CPU
10-23
计算机组成原理课设要求做的54条cpu 用verilog HDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有 cputest文件夹是测试指令，在前仿真cpu时可以读取这些txt文件中的指令到内存中去，将结果输出到指定文件中，再与文件夹中的答案对比验证 用于前仿真的测试代码与最终的下板代码会有一点差异（关于频率和文件读写等），都是注释掉的，简单修改即可 两个实验报告中有比较详细的cpu设计图作为参考
24条指令cpu+mips单周期+多周期微程序.rar
07-03
包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移，在同一个.circ文件中 包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表。 还有相关的.jar等相关文件 以及包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表的课程设计文档
基于logisim平台mips实现5级流水线cpu 完整cric文件
最新发布
05-29
在这个“基于logisim平台mips实现5级流水线cpu 完整cric文件”中，我们将深入探讨相关知识点。 1. **MIPS架构**：MIPS架构以其简洁高效的设计闻名，它包括固定长度的指令、简单指令集、寄存器寻址模式和单周期执行...
MIPS.rar_MIPS_mips 流水线_mips指令_流水线
09-14
总结来说，MIPS流水线是通过分阶段执行指令来提高处理器效率的技术，它涉及指令的取指、译码、执行、访存和写回等多个步骤。理解并掌握这些基础知识，对于理解和设计高效的嵌入式系统或进行系统级编程至关重要。
计算机组成与设计04——处理器
转载请标明出处，完整项目/代码详见github：https://github.com/yiru1225
02-10 7060
本篇博客主要介绍深入计算机组成与设计第四章处理器的相关知识。
计算机组成原理——中央处理器
tian__si的博客
05-06 1816
中央处理器 中央处理器是由数据通路（执行）和控制器（控制）构成的。 数据通路 是在指令执行的过程中，数据所经过的路径，包括路径中的部件。它是指令的执行部件。 控制器 的功能是对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。 || 单周期数据通路的设计 假定 ISA 取 MIPS 的子集 add ,rd, rs, rt sub, rd, rs, rt // R-Typ...
控制器设计：MIPS单周期CPU
热门推荐
weixin_43930851的博客
06-14 2万+
一、实验要求 利用运算器实验，存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及 Logisim 中其它功能部件，构建一个32位 MIPS CPU 单周期处理器。完成设计后，加载 sort.hex 程序，测试排序功能。 二、实验原理（实验准备） 1.电路1 一：单周期MIPS （1）CPU组成 （2）控制器：产生控制信号序列的逻辑电路。 控制器取指令数据通路： 控制器执行指令的过程：指令字——>控制信号序列——>数据通路； （3）操作控制器： （4）单周期MIPS控制器设计： （
《计算机组成原理实验》单周期MIPS CPU设计实验
qq_52743307的博客
05-27 6021
（4）RAM输出端增加MUX，MUX的两个输入端分别为RAM的数据输出和ALU的运算输出，选择端为MemToReg；（6）通用寄存器组的rW输入端前增加MUX，MUX选通端连接控制信号RegDst，MUX的输入端0连接指令控制字的16-20位，输入端1连接指令控制字的11-15位，输出端连接通用寄存器的rW端。（2）ALU的输入端B前增加MUX，MUX的选通端连接控制信号AluSrcB，MUX的输入端0连接通用寄存器组输出端B，输入端1连接16->32符号扩展器的输出端，输出端连接ALU的输入端B。
【计组实验】P3 Verilog多周期处理器开发 MIPS指令集
寒泉
05-07 1万+
实验要求 处理器应 MIPS-Lite2 指令集。 a) MIPS-Lite2＝{MIPS-Lite1，lb，sb}。 b) MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。 c) 所有运算类指令均可以不支持溢出。 处理器为多周期设计。 控制信号 各控制信号含义 控制信号真值表 状态转移图 ...
华科组成原理课程设计MIPS流水线CPU
11-25
华科组成原理课程设计MIPS流水线CPU

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值