低功耗设计
文章平均质量分 85
全栈芯片工程师
电子科技大学
展开
-
景芯SoC A72实战反馈
景芯视频和实践相结合的授课方式也非常有效,视频会大量讲解一些原理性的内容,比如MCMM、UPF的一些基本概念和环境配置、时钟树的基本理论和该项目的时钟树结构的设计方法、顶层模块的时序约束、POCV/SOCV时序报告解读等等,而上机实践的部分则需要自己动手跑脚本,发现bug并尝试解决,锻炼工程能力。我觉得最值的一点就是有专门的工程师全程答疑,工程师回消息特别快,解决方案也很细致,除了解决一些具体的bug之外,有时候还会讲解一些原理性的内容,分享一些工程经验等等,真的能学到很多除脚本之外的东西!原创 2024-08-28 23:25:29 · 779 阅读 · 0 评论 -
timing model的插值计算
standard cell timing model 主要包括两方面的信息:Cell Delay calculation Output Transition calculation首先,cell delay 和 cell output transition这两者都是根据 input trans 和output load 计算出来的;具体应该是 input pin transition 和 output net total cap 来计算:这里的 input transition 就...转载 2021-01-22 17:01:17 · 3675 阅读 · 0 评论 -
innovus dbGet命令的使用
dbGet是基于一种树状的结构图,如下图所示。head是最原始的parent,然后我们需要寻找的object就藏在这每一个一级一级的分支下。selected和top其实也属于head的一个分支,只不过它们比较常用,所以就单独列出作为一个原始分支。现在各种object一共加起来有64个,我们需要做的就是找准路线,一击必中,把“指针”找出来。欢迎关注我的公众号:dbGet的用法就像Tcl一样,是很灵活多变的,体现在它这个命令本身具有很多optiondbGet[-pnum][-u]...原创 2020-11-24 18:12:47 · 16200 阅读 · 0 评论 -
(数字IC)低功耗设计入门(八)——物理级低功耗设计&to be continued?
前面学习了从系统级到门级的低功耗设计,现在简单地了解了一下物理级设计。由于物理级的低功耗设计与后端有关了,这里就不详细学习了。这里主要是学习了一些基本原则,在物理级,进行低功耗设计的基本原则是: ·对于设计中翻转活动很频繁的节点,采用低电容的金属层进行布线; ·使高翻转率的节点尽可能地短; ·对于高负载的节点与总线,采用低电容的金属层; ·对于特别宽的器件,采用特殊的版图技术,以得到更小的漏极结电容。 ·在有些布局布线工具中,可以...转载 2020-11-03 18:10:39 · 625 阅读 · 1 评论 -
(数字IC)低功耗设计入门(七)——门级电路低功耗设计优化(续)
前面讲解了门级功耗的优化方法,包括静动态和总体的功耗。现在来记录一下门级层次(有点书也说是在系统级)常用的一种低功耗方法——电源门控。①电源门控概述与原理 电源门控是指芯片中某个区域的供电电源被关掉,即该区域内的逻辑电路的供电电源断开。电源门控(Power Gating)的设计如下图所示: 如果某一模块在一段时间内不工作,可以关掉它的供电电源(关掉供电电源可以使用MTCMOS开关,通常在使用后端工具进行布局布线时加入MTCMOS,这属于后端知识,这里不进行介绍..转载 2020-11-03 18:09:21 · 1201 阅读 · 0 评论 -
(数字IC)低功耗设计入门(六)——门级电路低功耗设计优化
三、门级电路低功耗设计优化 (1)门级电路的功耗优化综述 门级电路的功耗优化(Gate Level Power Optimization,简称GLPO)是从已经映射的门级网表开始,对设计进行功耗的优化以满足功耗的约束,同时设计保持其性能,即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库的电路,如下图所示: 门级电路的功耗优化包括了设计总功耗,动态功耗以及漏电功耗的优化。对设计做优化时,优化的优先次序如下: 由此我们可以找到, 优化时,所产生的电路..转载 2020-11-03 18:08:29 · 1354 阅读 · 0 评论 -
(数字IC)低功耗设计入门(五)——RTL级低功耗设计(续)
二、RTL级低功耗设计(续) 前面一篇博文我记录了操作数隔离等低功耗设计,这里就主要介绍一下使用门控时钟进行低功耗设计。 (4)门控时钟 门控时钟在我的第一篇博客中有简单的描述,这里就进行比较详细的描述吧。我们主要学习门控时钟电路是什么、什么使用门控时钟、综合库里的门控时钟、如何使用门控时钟、对门控时钟的一些处理、手动插入门控时钟。我们重点介绍如何使用门控时钟和门控时钟的处理。①门控时钟概述 门控时钟有两种方案:一种直接针对寄存器的时钟进行门控,一种对模块级别的时钟进行门控。相转载 2020-11-03 18:07:40 · 612 阅读 · 0 评论 -
(数字IC)低功耗设计入门(四)——RTL级低功耗设计
二、RTL级低功耗设计 前面介绍了系统级的低功耗设计,换句话说就是在系统级降低功耗可以考虑的方面。系统级的低功耗设计,主要是由系统级设计、具有丰富经验的人员实现,虽然还轮不到我们设计,我们了解一下还是比较好的。我们前端设计人员的重点不在系统级设计上面,而是在RTL级(及综合)上面。下面我们就来介绍RTL编码与逻辑综合的低功耗设计,重点是门控时钟和操作数隔离技术。今天主要是讲解操作数和一些常见的方法;门控时钟由于内容比较多,所以写在后面。 (1)并行与流水的选择 对于某一个功能模块,我们转载 2020-11-03 18:06:33 · 1359 阅读 · 1 评论 -
(数字IC)低功耗设计入门(三)——系统与架构级低功耗设计
前面讲解了使用EDA工具(主要是power compiler)进行功耗分析的流程,这里我们将介绍在数字IC中进行低功耗设计的方法,同时也结合EDA工具(主要是Design Compiler)如何实现。我们的讲解的低功耗设计主要是自顶向下的设计,也就是说,我们首先介绍在系统架构层面上如何进行低功耗设计(或者可以从哪些方面进行低功耗设计);然后我们在RTL层面和门级层面上介绍低功耗设计的方法,这两个种方法主要是依靠RTL代码和Design Compiler实现的,这是我们前端设计人员进行低功耗设计与优化所需要知转载 2020-11-03 18:04:40 · 714 阅读 · 0 评论 -
(数字IC)低功耗设计入门(二)——功耗的分析
前面学习了进行低功耗的目的个功耗的构成,今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习,所以这里的功耗分析是基于DC中的power compiler工具;更精确的功耗分析可以采用PT,关于PT的功耗分析可以查阅其他资料,这里不涉及使用PT的进行功耗分析。 (1)功耗分析与流程概述 上一个小节中讲解了功耗的构成,并且结合工艺库进行简要地介绍了功耗的计算。但是实际上,我们根本不可能人工地计算实际的大规模集成电路的功耗,我们往往借助EDA工具帮我们分析电路的功耗。这里我们就介绍一下EDA转载 2020-11-03 18:03:42 · 3186 阅读 · 0 评论 -
(数字IC)低功耗设计入门(一)——低功耗设计目的与功耗的类型
低功耗设计这个专题整理了好久,有一个月了,有图有证据: 然而最近一直有些烦心事、郁闷事,拖延了一下,虽然现在还是有点烦,但是还是先发表了吧。下面我们就来聊聊低功耗设计吧,由于文章比较长,因此我就不一次性发完,我整理之后再发上去。当然,这里的低功耗设计基本上是入门阶段,也就是大部分从理论角度进行阐述,你也可以说是从书本上说的,但是呢,我可以先给大家剧透一下:不仅仅是从理论上说,我还结合EDA工具进行说明如何进行低功耗设计。废话不多说,下面就来看...转载 2020-11-03 18:02:20 · 1195 阅读 · 1 评论 -
(数字IC)低功耗设计入门(五)——RTL级低功耗设计(续)
二、RTL级低功耗设计(续) 前面一篇博文我记录了操作数隔离等低功耗设计,这里就主要介绍一下使用门控时钟进行低功耗设计。 (4)门控时钟 门控时钟在我的第一篇博客中有简单的描述,这里就进行比较详细的描述吧。我们主要学习门控时钟电路是什么、什么使用门控时钟、综合库里的门控时钟、如何使用门控时钟、对门控时钟的一些处理、手动插入门控时钟。我们重点介绍如何使用门控时钟和门控时钟的处理。①门控时钟概述 门控时钟有两种方案:一种直接针对寄存器的时钟进行门控,一种对模块级别的时钟进行门控。相转载 2020-11-03 17:55:30 · 803 阅读 · 0 评论 -
AOCV、POCV、LVF时序分析(二)
随着半导体工艺的进步以及芯片设计的日趋复杂化,传统OCV约束方式已经越来越不符合45nm及以下工艺的千万门级高速芯片设计。相对于传统OCV在path上设置统一derate值的方法,AOCV更为科学与合理的根据path的实际情况加上不同的derate值。通过科学合理的方法降低了derate值的悲观度。欢迎关注我的公众号:全栈芯片工程师上一篇OCV、AOCV时序分析(一)介绍了OCV、AOCV的原理及应用,接下来接着介绍POCV、LVF。既然有了AOCV,为什么要有POCV?1)工艺进化到1原创 2020-09-15 21:21:22 · 6979 阅读 · 0 评论 -
OCV、AOCV时序分析(一)
随着芯片工艺的发展,对于STA的要求也越来越高,并且设计的复杂度不断提升,传统的WC-BC模式已无法准确的反应芯片的实际真实时序。OCV正是在这种情况下被提出并实际应用到STA中。随着工艺的进一步发展,我们发现OCV模式也并不能满足我们的要求,我们期望能更精确的分析出实际的时序情况,而OCV模式本身带有太多的余量,并且分析方法也相对比较悲观。正是在这种情况下,我们提出了更精确的AOCV模式来进行时序分析。静态时序分析工具提供的3种分析模式分别是: single_mode BC-WC原创 2020-09-14 17:44:24 · 3937 阅读 · 0 评论 -
OCV时序分析(一)
静态时序分析工具提供3种分析模式,分别是: single_mode BC-WC OCV mode(AOCV,SOCV) OCV会对时序分析提出更严格的要求。那为什么需要OCV呢,因为制造工艺的限制,同一芯片上不同位置的MOS晶体管的性能会有一些差异。库中的PVT是一个"点",比如工艺1.0,1.2V,25℃,但实际芯片的PVT永远不会落在一个点上,而是一个范围。比如有些cell的PVT是工艺0.98,1.18V,20℃,有些cell的PVT是工艺1.01,1.21V,30℃。这原创 2020-09-13 17:44:41 · 5182 阅读 · 0 评论 -
低功耗之门控时钟设计
clock gating和power gating是降低芯片功耗的常用手段,相比power gating设计,clock gating的设计和实现更为简单,多在微架构、RTL coding阶段即可充分考虑,在综合时(compile_ultra -gate_clock)即可自动mapping到clock gating结构上去。本文先讲解clock gating,ICG的基本结构如下图所示:门控时钟电路有效的降低了动态功耗,因为其减少了时钟树的翻转行为、减少了寄存器clock pin的翻转行为、减少了大原创 2020-09-13 15:20:23 · 9132 阅读 · 0 评论