xilinx FPGA IP核设计界面
CIC主瓣位于2*pi/(D*M) D代表微分延迟 M代表抽取倍数。M分别为4抽,8抽、16抽、32抽。
2*pi/(3*4)=0.5236
2*pi/(3*8)=0.2618
2*pi/(3*16)=0.1309
2*pi/(3*32)=0.0654
如果抽取前的采样率为250M,4抽时,主瓣范围为[0 250M/2*0.5236=65.4498M ]
如果抽取前的采样率为250M,8抽时,主瓣范围为[0 250M/2*0.2618=32.7249M ]
因为级联数为3,所以主瓣比旁瓣大3*13.46=40.38 DB 。