第一章.计算机组成与体系结构

(ps:本人的学习记录，用于上下班途中背诵记忆的，若有侵权联系我删除)

1.1计算机系统组成

1.1.1计算机硬件组成

1、冯诺依曼计算机与现代计算机

	冯诺依曼计算机	现代计算机
区别	以运算器为中心	以存储器为中心

2、计算机基本组成框图

计算机组成分为五个部分：控制器、运算器、存储器、输入设备、输出设备。其中运算器、控制器和存储器中的主存储器组成主机，存储器中的辅助存储器、输入设备、输出设备组成外设。

• 中央处理单元CPU
  • 组成：运算器、控制器、寄存器组和内部总线组成
  • 功能：实现程序控制、操作控制、时间控制、数据处理功能
• 控制器：分析和执行指令，统一指挥计算机各部件协调工作的中心部件，CPU中最重要的部分，控制整个CPU的工作，包括程序控制和实训控制
  • 程序计数器PC：存储下一条要执行指令的地址
  • 指令寄存器IR：存储即将执行的指令
  • 地址寄存器AR：保存当前CPU所访问的内存地址
  • 指令译码器ID：对指令中的操作码字段进行分析解释
• 运算器：也称为算数逻辑单元（ALU），主要是在控制器的控制下完成各种算数运算和逻辑运算
  • 算数逻辑单元ALU：数据的算术运算和逻辑运算
  • 累加寄存器AC：通用寄存器，为ALU 提供一个工作区，用在暂存数据
  • 数据缓冲寄存器DR：写内存时，暂存指令或数据
  • 状态条件寄存器PSW：存状态标志与控制标志（争议点：也有将其归为控制器的）
• 主存储器：也称为内存储器（通常简称为“内存”或“主存”）。存储现场操作的信息与中间结果，包括机器指令和数据，容量小，速度快，存放临时数据
• 辅助存储器：也称为外存储器，通常简称为外存或辅存。存储需要长时期保存的各种信息，容量大，速度慢，长期保存数据，包含硬盘、光盘等
• 输入设备：任务是把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式
• 输出设备：输出设备的任务是将计算机的处理结果以人或其他设备所能接受的形式送出计算机

1.1.2计算机系统结构分类（Flynn分类）

分类	体系结构	关键特性	代表
单指令流单数据流SISD	一个控制部分 一个处理器 一个主存模块		单处理器系统（单片机系统）
单指令流多数据流SIMD	一个控制部分 多个处理器 多个主存模块	各处理器以异步形式执行同一条指令	并行处理机 阵列处理机 超级向量处理机
多指令流单数据流MISD	多个控制部分 一个处理器 多个主存模块	不可能实现	无代表系统
多指令流多数据流MIMD	多个控制部分 多个处理器 多个主存模块	实现作业、任务、指令等各级全面冰箱	多处理机系统（多处理器服务器） 多计算机（集群）

1.1.3指令

• 指令的组成：操作码+操作数，操作码决定要完成的操作，操作数指参与运算的数据及其所在的地址单元
• 指令执行过程：取指令-分析指令-执行指令
• 指令的寻址方式（执行方式）
  • 顺序寻址：当执行一段程序时，是一条指令接着一条指令的顺序执行；
  • 跳跃寻址：指下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。程序跳跃后，按新的指令地址开始顺序执行。因此，程序计数器的内容也必须相应改变，以便即时跟踪新的指令地址
• 指令操作数的寻址方式
  • 立即寻址：指令的地址码字段指出的不是地址，而是操作数本身
  • 直接寻址：在指令的地址字段中直接指出操作数在主存中的地址
  • 间接寻址：指令地址码字段所指向的存储单元中存储的市操作数的地址
  • 寄存器寻址：指令中的地址码是寄存器的编号

1.1.4复杂指令集系统CISC和精简指令集系统RISC

复杂指令集系统CISC		精简指令集系统RISC
指令数量众多，通常有100-250条	指令数量	指令数量少
指令使用频率相差悬殊	指令频率	指令使用频率接近
支持多种寻址方式，通常为5-20种	寻址方式	指令寻址方式少，通常只支持寄存器寻址方式、立即数寻址方式、相对寻址方式
指令长度可变	指令长度	指令长度固定，指令格式种类少
以微程序控制为主，对主存单元中的数据直接进行处理	实现方式	以硬布线逻辑控制为主，单周期指令执行，采用流水线技术
研制周期长	其他	优化的编译器，有效支持高级语言，CPU中的通用寄存器数量多，一般在32个以上，有的可达上千个

1.2存储器系统

1.2.1层次化存储结构

计算机的整体存储结构如下图所示：

• CPU：寄存器，速度最快，容量最小
• Cache：高速缓存存储器，存储主存中的一部分内容，相对于内存来说容量极小
• 内存（主存）：可以由CPU直接访问，一般用来存放当前正在执行的程序和数据
• 外存（辅存）：例如：硬盘、光盘、U盘等；速度最慢，容量最大，是主存的补充和后援

层次化存储结构产生的主要目的是解决存储的容量、价格和速度之间的矛盾

1.2.2时间局部性和空间局部性

• 工作集：工作集是进程运行是被频繁访问的页面集合。

• 局部性原理：指在程序执行时呈现出局部性规律，即在一较短时间内，程序的执行仅限于某个部分，包括时间局部性和空间局部性。

• 时间局部性：指程序中的某条指令一旦执行，不久后该指令可能再次执行；典型情况是程序中大量的循环操作

• 空间局部性：指一旦程序访问了某个存储单元，不就以后其附近的存储单元也将被访问；典型的情况是程序的顺序执行

1.2.3Cache

• 概念：Cache工作在CPU和主存中间，容量小，速度为内存的5-10倍，是为了提高CPU数据输入输出速率提出的，其依据是程序的局部性原理。

• 在计算机的存储系统体系中，Cache是访问速度最快的层次（无寄存器可选择的情况下选择）

• Cache的内容是主存内存的副本拷贝，对程序员而言是透明的，在编程时可以不用考虑

• 地址映射：在CPU工作时，送出的是主存单元的地址，而应从Cache中读/写信息，这就需要将主存地址转换为Cache存储器地址，这种地址转换称为地址映射，由硬件自动完成，分为下列三种方法：

  • 直接映射：将Cache等分成块，主存也等分成块并进行编号，也将块组合成区，主存中的块与Cache中的对应关系是固定的，也即二者的区号和块号相同才能命中。
    • 缺点：地址变换简单不灵活，容易造成资源浪费
  • 全相联映射：将Cache等分成块，主存也等分成块并进行编号，主存中任意一块都与Cache中任意一块对应。
    • 缺点：地址变换复杂，速度较慢
    • 优点：只有当Cache满了才会发生块冲突，是最不容易发生块冲突的映射方式
  • 组组相连映射：前两种方式的结合，将Cache存储器先分块再分组，主存也同样先分块再分组，组间采用直接映射，即主存中组号与Cache中组号相同才能命中，组内采用全相联映射，即组号相同的两个组内的所有块可以任意调换

• Cache的平均周期计算：
  $$t_3=h\ast t_1+t_2\ast (1-h)$$

  • h表示Cache的访问命中率
  • t₁表示Cache的周期时间
  • t₂表示主存的周期时间
  • 1-h表示cache的未命中率

1.2.4内存/主存储器

• 随机存储器（RAM）：掉电后不能存储信息，只能用于暂存数据

  • DRAM：动态RAM
  • SRAM：静态RAM

• 只读存储器（ROM）：掉电后存储的信息不会丢失，一般用于存放系统程序

• 内存编址方式计算

  • 内存地址单元计算：

  $$内存地址单元（KB）=\frac{内存终止地址-内存起始地址+1}{2^{10}}$$

  • 每个存储单元的存储位数计算：

  $$\begin{gathered} 每个存储单元的存储位数（位）=\frac{内存地址单元（KB）\ast 编址位数（bit）}{存储器芯片数量\times 每个芯片包含的存储单元（KB）} \\ 1KB=1024B，B表示Byte，字节 \\ 1kb=1000b，b表示bit，位 \\ 1B=8bit \end{gathered}$$

1.2.5外存/辅助存储器

1、磁盘结构

磁盘结构：记录面、圆柱面、磁道、扇区

• 一个硬盘驱动器有多个磁盘片
• 每个磁盘片有两个记录面
• 每个记录面对应一个磁头，记录面号就是磁头号,所有的磁头一致地验盘面径向移动
• 在记录面上一条条磁道组成一组同心圆，最外圈为0号，往内则磁道号逐步增加
• 在一个盘组中，相同编号的磁道新形成柱面，若每个磁盘片有m 个磁道，则该硬盘共有m 个柱面；
• 一条磁道可以划分为若干段，每段称为一个扇区或扇段，一条磁道划分多少扇区，每个扇区可存放多少字节，一般由操作系统决定。

2、磁盘访问时间计算

• 寻道：在磁盘上进行信息的读写时，首先需要定位到目标磁道，这个过程称之为寻道

• 寻道时间：寻道所消耗的时间

• 旋转延迟时间：定位到目标磁道后，需要定位到目标扇区，此过程通过旋转盘片完成，平均旋转半圈可到目标位置

• 计算公式

  • 存取时间计算

  $$\begin{gathered} 存取时间=寻道时间+等待时间 \\ 等待时间=旋转延迟时间+处理时间 \end{gathered}$$

  • 最大记录处理时间和最小处理时间计算

    • 单缓冲区计算公式：
      • 旋转周期为t₁
      • 扇区/磁道物理块数量为n
      • 记录处理时间为t₂

    $$\begin{gathered} 单个旋转时间=\frac{t_1}{n} \\ 最大处理时间=(\frac{t_1}{n}+t_2)+(t_1+t_2)\ast (n-1) \\ 最小处理时间=(\frac{t_1}{n}+t_2)\ast n \end{gathered}$$

    • 双缓冲区计算公式：
      • 每个盘块读入缓冲区时间为t₁
      • 缓冲区送入用户区时间为t₂
      • 记录处理时间为t₃
      • 磁盘块数量为n

    $$处理时间=(t_1+t_2+t_3)+(t_1+t_2)\ast (n-1)$$

    • 存取时间计算公式

      • 从一个磁道移至另一磁道时间为t₁
      • 相邻数据块的平均移动距离为l
      • 每块的旋转延迟时间为t₂
      • 每块处理时间为t₃
      • 总的数据块数量为n

      $$\begin{gathered} 总寻道时间t_{寻道}=t_1\ast l \\ 单个块的等待时间t_{处理}=t_2+t_3 \\ 单个块的存取时间t_{存取}=t_{寻道}+t_{处理}=t_1\ast l+t_2+t_3 \\ 总的数据块处理时间=t_{存取}\ast n=(t_1\ast l+t_2+t_3)\ast n \end{gathered}$$

  • 最短臂移调度算法：根据当前磁头所在柱面号，选择最近的一个柱面号

1.3流水线

1.3.1流水线基本概念

流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术

1.3.2流水线周期及执行时间计算

1、流水线周期

• 定义：执行时间最长的一段

• 计算公式：
  $$\begin{gathered} 流水线周期=t_1、t_2、t_3中最大值 \\ 其中t_1是取指时间，t_2是分析时间，t_3执行时间 \end{gathered}$$

2、流水线执行时间

• 理论公式：
  $$\begin{gathered} 理论执行时间=(t_1+t_2+t_3)+t_{周期}\ast (n-1) \\ 其中t_{周期}是流水线周期，n是指令数量，t_1是取指时间，t_2是分析时间，t_3是执行时间 \end{gathered}$$

• 实际公式：
  $$\begin{gathered} 实际执行时间=t_{周期}\ast (n-1+k) \\ 其中t_{周期}是流水线周期，n是指令数量，k是处理段数量 \end{gathered}$$

1.3.3流水线吞吐率计算

• 定义：流水线的吞吐率（TP）是指在单位时间内流水线所完成的任务数量或输出的结果数量。

• 计算公式

$$\begin{gathered} 流水线吞吐率TP=\frac{总指令条数}{流水线执行时间}=\frac{n}{t_k} \\ 流水线最大吞吐率T{P}_{max}=\frac{1}{t_{周期}} \\ 其中n是指令数量，t_k是n个任务执行时间,t_{周期}是流水线周期 \end{gathered}$$

1.3.4流水线加速比和效率

• 流水线加速比

  • 定义：完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比
  • 计算公式

  $$加速比S=\frac{不使用流水线执行时间}{使用流水线执行时间}$$

• 流水线效率

  • 定义：n个任务占用的时空区和k个流水段总的时空区
  • 计算公式

  $$\begin{gathered} 实际流水线效率=\frac{n\ast k}{k+n-1} \\ 最大流水线效率E=\frac{n个任务占用的时空区}{k个流水段总的时空区}=\frac{T_0}{k{T}_k}=\frac{1}{k} \\ n个任务占用的时空区T_0=t_{周期}\ast (n-1)+t_{｛}一条执行时间｝ \\ k个流水段总的时空区k{T}_k=k\ast T_0 \\ 其中：n是任务数，k是流水线段数 \end{gathered}$$

1.4总线结构

1.4.1概念

从广义上讲，任何连接两个以上电子元器件的导线都可以称为总线。

1.4.2分类

• 按总线相对于CPU或其他芯片的位置分类
  • 内部总线：在CPU 内部，寄存器之间和算术逻辑部件ALU 与控制部件之间传输数据所用的总线称为内部总线
  • 外部总线：CPU 与内存RAM、ROM 和输入/输出设备接口之间进行通信的通路称为外部总线
• 按总线功能分类
  • 地址总线：用来传送地址信息
  • 数据总线：用来传送数据信息
  • 控制总线：用来传送各种控制信号
• 按通信方式分类
  • 串行总线
    • 串行总线是一条总线传输，适合长距离的低速传输，按位(bit)发送和接收，最重要的参数是波特率、数据为、停止位和奇偶校验
    • 通信速率虽低，但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活
  • 并行总线
    • 并行总线是多条总线传输，适合近距离高速传输
    • 通信速度快、实时性好，但由于占用的口线多，不适于小型化产品
• 按通信方向分类
  • 半双工总线：同一时刻只能在一个方向上传输信息
  • 全双工总线：同一时刻可以在两个方向上传输信息

1.6其他

1.6.1数据的进制转换

• 进制的表示：
  • 二进制符号：0b，例如0b0011表示二进制数0011
  • 十六进制符号：0x或H，例如0x18F或18FH表示十六进制数18F
• 十进制转R进制：
  • 十进制整数除以R倒取余数
• 二进制转八进制：每三位二进制等于一位八进制，位数不足3的倍数，在前面补零
• 二进制转十六进制：每四位二进制等于一位十六进制，位数不足4的倍数，在前面补零

1.6.2校验码

• 码距：就单个编码A：00而言，其码距为1，因为其只需要改变以为就编程一个编码。在两个编码中，从A码到B码转换所需要改变的位数，称为码距，如A：00要转换为B：11，码距为2，一般来说码距越大，越利于纠错和检测
• 奇偶校验码，在编码中增加1位校验位来使编码中1的个数位奇数（奇校验）或者偶数（偶校验），从而使码距变为2。例如：
  • 奇校验：编码中，含有奇数个1，发送给接收方，接收方收到后，会计算收到的编码有多少个1，如果是技术个，则无误，是偶数个，则有误
  • 偶校验同理，只是编码中有偶数个1。
  • 由上述，就校验只能检1位错，并且无法纠错

1.6.3循环冗余校验码CRC校验

1、原理

• CRC只能检错，不能纠错，其原理是找出一个能整除多项式的编码

• 先选择（可以随机选择，也可按标准选择，具体在后面介绍）一个用于在接收端进行校验时，对接收的帧进行除法运算的除数（是二进制比较特串，通常是以多项方式表示，所以CRC又称多项式编码方法，这个多项式也称之为“生成多项式”）。

• 看所选定的除数二进制位数（假设为k位），然后在要发送的数据帧（假设为m位）后面加上k-1位“0”，然后以这个加了k-1个“0“的新帧（一共是m+k-1位）以“模2除法”方式除以上面这个除数，所得到的余数（也是二进制的比特串）就是该帧的CRC校验码，也称之为FCS（帧校验序列）。但要注意的是，余数的位数一定要是比除数位数只能少一位，哪怕前面位是0，甚至是全为0（附带好整除时）也都不能省略。

• 再把这个校验码附加在原数据帧（就是m位的帧，注意不是在后面形成的m+k-1位的帧）后面，构建一个新帧发送到接收端，最后在接收端再把这个新帧以“模2除法”方式除以前面选择的除数，如果没有余数，则表明该帧在传输过程中没出错，否则出现了差错。

2、计算

• 多项式转二进制数

  • 二进制位数=多项式最高次幂+1
  • 二进制数=多项式中的幂代表第几位为1，其余位为0，从第0位开始算

• 校验码位数=二进制位数-1

• 校验码计算

  • 二进制序列后补充校验码位数个0与多项式进行“模2除法”
  • 模2除法：若位数足够，则商为1，计算中的减法不借位，即10-01=11，不借位也不进位

• 例子如下：

  • 题目：现假设选择的CRC生成多项式为G（X） = X⁴ + X³ + 1，要求出二进制序列10110011的CRC校验码

  • 解答：

    • 由G（X） = X⁴ + X³ + 1可以知道（它一共是5位（总位数等于最高位的幂次加1，即4+1=5），然后根据多项式各项的含义（多项式只列出二进制值为1的位，也就是这个二进制的第4位、第3位、第0位的二进制均为1，其它位均为0）很快就可得到它的二进制比特串为11001。
    • 因为生成多项式的位数为5，得知CRC校验码的位数为4（校验码的位数比生成多项式的位数少1）
    • 因为原数据帧10110011，在它后面再加4个0，得到101100110000，然后把这个数以“模2除法”方式除以生成多项式，得到的余数，即CRC校验码为0100

  

1.6.4海明校验码

1、定义

• 海明码：本质也是利用奇偶性来检错和纠错的检验方法，构成方法是在数据位之间的确定位置上插入k个校验位，通过扩大码距实现检错和纠错

• 设数据位是n位，校验位是k位，则n和k必须满足以下关系
  $$2^k-1\geqq n+k$$

2、计算

• 校验位的位数和具体的数据位的位数之间的关系：所有位都编号，从最低位开始编号，从1开始递增，校验位处于2的n次方中，即处于第1、2、3、8、16…位上，其余为才能填充真正的数据位
• 每一位校验码的计算公式：需要确定每一位校验码到底校验哪些信息位，将信息位（即编号）拆分成二进制表示，如7=4+2+1，则由第4位校验位和第2位校验位和第1位校验位共同校验，同理，第6位数据位6=4+2，第5位数据位5=4+1，第3位数据位3=2+1，因此，第4位校验位校验第7、6、5三位数据位，因此第四位校验位等于这三位数据位的值异或，其他计算原理同上
• 异或：相同为0，不同为1

1.6.5系统可靠性分析

1、计算

• 平均无故障时间MTTF
  $$MTTF=\frac{1}{失效率}$$

• 平均故障修复时间MTTR
  $$MTTR=\frac{1}{修复率}$$

• 平均故障间隔时间MTBF
  $$MTBF=MTTF+MTTR$$

• 系统可用性
  $$系统可用性=\frac{MTTF}{(MTTF+MTTR)}\times 100\%$$

• 串联系统可靠性
  $$\begin{gathered} R=R_1\times R_2\times ...\times R_n \\ 设每个设备可靠性为R_1,R_2,...,R_n \end{gathered}$$

• 并联系统可靠性
  $$\begin{gathered} R=1-(1-R_1)\times (1-R_2)\times ...\times (1-R_n) \\ 设每个设备可靠性为R_1,R_2,...,R_n \end{gathered}$$

• 混合系统可靠性，根据串并联的情况进行分解，分解后按照串联和并联的情况计算

• 平均无故障时间MTTF
  $$MTTF=\frac{1}{失效率}$$

• 平均故障修复时间MTTR
  $$MTTR=\frac{1}{修复率}$$

• 平均故障间隔时间MTBF
  $$MTBF=MTTF+MTTR$$

• 系统可用性
  $$系统可用性=\frac{MTTF}{(MTTF+MTTR)}\times 100\%$$

• 串联系统可靠性
  $$\begin{gathered} R=R_1\times R_2\times ...\times R_n \\ 设每个设备可靠性为R_1,R_2,...,R_n \end{gathered}$$

• 并联系统可靠性
  $$\begin{gathered} R=1-(1-R_1)\times (1-R_2)\times ...\times (1-R_n) \\ 设每个设备可靠性为R_1,R_2,...,R_n \end{gathered}$$

• 混合系统可靠性，根据串并联的情况进行分解，分解后按照串联和并联的情况计算