【西西学FPGA】Lesson10 精简帧

---------------------------------------------2016.4.3更新--------------------------------------------------------------------
Lesson 10 2016年4月3日 罗鹏春

RAM+FPGA+PC 实现 精简帧功能
要求：
        55 55 55 55 55 55 55 d5 fa 55(读指令) 00 00 XX XX XX XX XX (XX代表数据，为256个)
        指令进来，将XX按顺序放入RAM；
        55 55 55 55 55 55 55 d5 fa aa(写指令) 00 00
        指令进来，将RAM按顺序读出
        
架构：
        tx_module
        rx_module
        ram_8x256
        state

注意点：
1 在tx_module,flag需要自己产生，结合波特率
2 在ram_8x256是双口ram
3 state状态跳转的条件

犯错总结：
1 data和ram对不上（原因：data刷新的条件，不需要缓存）
2 read_addr_to_ram 注意清零时间和条件（错误现象：第二次写不进去数据，原因：地址未清零）
3 各种寄存器的初始值和清零状态
4 帧头发送的条件
5 波形图（需要画波形图，确认各个信号跳转的条件和时间）
6 state 跳转的条件
----------------------------------------------2016.4.2----------------------------------
1 精简帧
2 时序波形必须要有