【FPGA】BUFG和BUFH的区别

BUFG-UG472 P14

7系列器件拥有32个global clock lines;
这些lines可以给整个器件所有时序资源提供时钟和控制信号。Global clock buffers 也就是BUFG,用以驱动global clock lines,且必须连接到global clock lines上。
每个clock region可以支持12个global clock lines,每个global clock lines可以使用12个horizontal clock lines。

BUFH -UG472 P14

The horizontal clock buffer 也就是BUFH/BUFHCE 在单个时钟区域中可以access到global clock lines,通过horizontal clock row

FPGA clocking architecture
  1. 垂直的clocking center line是时钟主干,将整个器件分为相邻的左右两个区域;
  2. 水平的中心line将器件分为上下两边
  3. 时钟主干上的资源在毗邻的水平区域互为镜像
  4. BUFG不属于任何clock区域,它可以reach任何器件上的任一时钟节点
clock region
  1. 一个时钟区域,通常包含50个CLB每列;10个36k的块ram(除非一个集成的PCIE替代了5个ram),20个DSP slices每列,12个BUFG
  2. 一个时钟区域,包含,一个CMT(PLL/MMCM),一个bank的50个IO,一个包括四个串行发送器的GT quad,和块ram列和半列PCIe
  3. A clock region includes all synchronous elements (for instance: CLB, I/O, serial
    transceivers, DSP, block RAM, CMT) in an area spanning 50 CLBs and one I/O bank
    (50 I/Os), with a horizontal clock row (HROW) in its center.
20200411更新
  1. 我之前做BUFG级联出现问题,问前辈说BUFG中间没有逻辑,级联是会出现问题
  2. 今天在尝试,两个BUFG一对一级联,在Vivado中编译通过,impl通过。
  3. 查找了一下,一对多的BUFG中间无逻辑级联会引起问题
  • 5
    点赞
  • 41
    收藏
    觉得还不错? 一键收藏
  • 2
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值