![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA设计
文章平均质量分 94
禾刀围玉
主要从事硬件原理图设计,及底层编程工作,包括FPGA编程,ARM编程,LabVIEW编程,Qt编程,BASIC运动控制编程等等
展开
-
FPGA设计-时序约束(上篇,理论篇)
最近都在做ARM的方面学习工作,感觉有必要记录下来之前FPGA的工作,好记性也不如烂笔头;说起FPGA,断断续续的也用过4,5年了,中间接触过DSP,就是因为没有记录文档资料,目前几乎快忘光了;FPGA方面的心得,将会由以下几个方面进行总结:1.FPGA时序约束以及高速ADC约束实例2.TDC进位延时链设计以及研究3.TDC的精度以及自动校正算法的实现STA:S原创 2017-01-13 21:58:55 · 55627 阅读 · 39 评论 -
FPGA设计-时序约束(中篇-实例分析)
上一篇已经简单的介绍了时序,本文将会以一个ADC实例简单粗暴的进行分析;现有一块ADC连接到FPGA上,需要在FPGA上实现高速数据的读取,那么第一步自然就是完成可靠的硬件连线,其中需要注意的是:1.注意信号的完整性,尽可能的避免边沿退化;这两区分两个概念:i.高速信号,指的是信号翻转,由高电平到低电平或者反之所耗得时间非常小;可能一个1MHz的TTL信号或者LVDS信号,原创 2017-01-14 14:15:00 · 28912 阅读 · 10 评论 -
数字信号处理学习:基于CIC滤波器的正交检波
本文主要介绍一种基于CIC滤波器的正交检波结构,前部分主要介绍CIC滤波器的实现,并结合MATLAB进行图文分析;后半部分简单介绍正交检波的一些个人理解。原创 2017-10-27 20:55:49 · 3692 阅读 · 2 评论 -
FPGA - Zynq - 加载 - BootRom
FPGA - Zynq - 加载 - FSBL源码解析 - 1题外话总体流程介绍欢迎使用Markdown编辑器新的改变**功能快捷键**合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章...原创 2019-06-27 21:56:25 · 9453 阅读 · 0 评论 -
FPGA - Zynq - 加载 - FSBL源码解析1
FPGA - Zynq -加载 - FSBL源码解析1前文回顾FSBL的构成:数据段和代码段如何链接欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,...原创 2019-06-29 13:54:33 · 6993 阅读 · 7 评论