ds90cr286调试新得

最新推荐文章于 2024-08-27 21:56:06 发布
最新推荐文章于 2024-08-27 21:56:06 发布
阅读量4.3k 收藏 13
点赞数 1
分类专栏： fpga 文章标签： ds90cr286 fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u012222163/article/details/84647367
版权

ds90cr286是cameralink接收芯片，将5对差分信号转成28位数据信号和1位随路时钟信号。

调试时，chipscope采集 不到rxclkout随路时钟信号伴随的数据信号，用示波器也采集不到rxclkout信号。经过分析研究、询问调试后发现，是硬件设计存在问题。ds90cr286的差分输入端要跨接电阻，而原设计没有接入电阻，飞线后，该芯片输出信号正常。

该芯片不需要配置，只需要把pwrdown置高即可。跨接电阻如图3框出的地方所示。

图1
图2
图3

 

Java 学习路线大全，再也不用迷路啦（持续更新）
腾讯全栈-ITCJF
10-14 3470
路线特点 最新，完整一条龙，从入门到入土（⭐ 表示推荐学习） 给出目标、学习建议、关键知识点、最优资源以及各类资源推荐（视频、书籍、文档、项目、工具等） 划分阶段、更有计划，且在最后给出持续学习的方向、探索 Java 程序员发展的无限可能 前言 首先呢，我们要了解 Java 的应用场景和就业方向，看看和自己的学习目的是否一致，目前，Java 的岗位需求多，是后台开发的主流编程语言，功能强大，还是很值得学习的。 阶段 1：Java 入门 目标 培养兴趣、快速上手 前期准备 准备好一款在线、随时随地
自学MIT 6.828心得：（一）jos的bootloader过程
weixin_42427338的博客
06-24 872
唠叨一下 没想到第一课的信息量就这么大，如果是没有接触过汇编的同学可能会有些难度，这里不仅要求对系统有一定的了解，还得会通过调试的方法来查看整个程序的运行过程。 我的环境还没有搭建好，看了一些大佬的在环境搭建的时所到的坑，多有点耐心一定可以的。 不知道你们有没有看PPT，第一课的教案内容也十分丰富，人家的绪论一点都不水反而是整体的总结了一下系统的各个层次和设计难点。作业可以看成是实践教学了，美国的这种教育体系很和我的胃口不会觉得无聊，有挑战性！ 作业笔记 第一步很人性化的教你如何建立一个git上的仓库，这一
Camera Link协议和FPGA的数字图像信号源设计
liushuiwen101423的专栏
02-15 1万+
1 引言 　　目前，各种图像设备已广泛应用到航空航天、军事、医疗等领域。图像信号源作为地面图像采集装置测试系统中的一部分，其传输方式及信号精度都是影响系统性能的重要因素。由于图像信号的传输速率高，数据量大，在传输过程中，其精度和传输距离易受影响。为了提高信号传输距离和精度设计了由FPGA内部发出图像数据，并通过FPGA进行整体时序控制；输出接口信号转换成符合Camera Link标准的低电压
I2C配置IDT286代码
03-11
一个实际验证过的I2C master代码，顶层配置了IDT286芯片，使其输出156.25M的时钟，使用的时候记得修改分频系数，FPGA时钟/(2*100k)-1,100K为I2C速率
DS90CR285介绍
05-16
英文版 介绍DS90CR285的外部接口等特征 包括其各部分的参数
DS90CR287 调试总结
Marvin_wu
07-11 5793
The DS90CR287 transmitter converts 28 bits of LVCMOS/LVTTL data into four LVDS data streams。 下面是它的pin图： RxOUTn对应的就是TxINn，TxCLK IN对应着RxCLK OUT 原理示意： 调试成功注意事项： ①PLL VCC去耦电容：
cameralink---格式 概要清晰理解
weixin_33721427的博客
07-08 747
DS90CR288 和DS90CR286共同组成LVDS收发对， LVDS: 　　4对数据+1对时钟 TTL: 　　时钟线1：clk 　　并行总线共27根： 　　　　同步线2:一根场同步，一根行同步 　　　　空闲：　　1 　　　　数据线24： 　　　　　　　　标准：1X * 1Y ---8位或者12位bayer数据（1*8=8根，空16根，，，或1*12=...
TI ds90cr288a器件手册
06-28
The DS90CR287 transmitter converts 28 bits of • 20 to 85 MHz Shift Clock Support LVCMOS/LVTTL data into four LVDS (Low Voltage • 50% Duty Cycle on Receiver Output Clock Differential Signaling) data streams. A phase-locked • 2.5 / 0 ns Set & Hold Times on TxINPUTs transmit clock is transmitted in parallel with the data streams over a fifth LVDS link. Every cycle of the • Low Power Consumption transmit clock 28 bits of input data are sampled and • ±1V Common-Mode Range (around +1.2V) transmitted. • Narrow Bus Reduces Cable Size and Cost The DS90CR288A receiver converts the four LVDS • Up to 2.38 Gbps Throughput data streams back into 28 bits of LVCMOS/LVTTL • Up to 297.5 Mbytes/sec Bandwidth data. At a transmit clock frequency of 85 MHz, 28 bits of TTL data are transmitted at a rate of 595 Mbps per • 345 mV (typ) Swing LVDS Devices for Low EMI LVDS data channel. Using a 85 MHz clock, the data • PLL Requires no External Components throughput is 2.38 Gbit/s (297.5 Mbytes/sec). • Rising Edge Data Strobe This chipset is an ideal means to solve EMI and • Compatible with TIA/EIA-644 LVDS Standard cable size problems associated with wide, high-speed • Low Profile 56-Lead TSSOP Package TTL interfaces.
基于DS12CR887的单片机万年历设计与实现
本篇论文是关于单片机课程设计的研究，具体聚焦于基于DS12CR887时钟芯片的电子万年历设计。作者利用C语言编程技术，在at89c51单片机平台上实现了这一创新项目，展示了单片机在电子应用中的强大功能。 首先，前言...
物联网项目设计 （七） 基于RT-thread的MQTT协议物联网辉光钟
张竞豪的博客
11-26 6226
辉光管属于电真空器件，也就是电子管，玻璃外壳，通常为圆柱形，金属电极从底部引出管身外，内部有一个阳极电极，若干个阴极电极。辉光管内部并不是真空，充满着由氖气、氩气以及水银蒸汽等组成的混合气体，主要成分是惰性气体氖气。 辉光管属于多年前的古老工艺，本是被时代淘汰的产物，但是由于辉光管发出的橙黄色光芒十分美观，且对驱动电路的要求非常高，所以受到广大爱好者的喜爱。而物联网技术的发展势头正劲，将古老的辉光管和新兴的物联网技术相结合，制作出的物联网辉光管时钟，将使辉光管焕发出新的活力。同时也体现出一定的技术性，创意
CameraLink相机输出Base模式，Medium模式，Full模式
04-08
标准的 Camera Link 是由多路 Channel Link 复用而成的，不仅包含相机图像数据信号和时钟信号，而且还包含相机的控制信号和串行通信信号。 Camera Link 的接口配置包括：基本模式 (Base Configuration) 、中级模式 (Medium Configuration) 、完整模式 (Full Configuration) 。在基本模式中，一对 Channel Link 信号发送驱动器和接收器随同 4 对用来控制相机的 RS- 644 LVDS 收发器和 2 对用来协调相机和采集卡间串行通信的 RS- 644 LVDS 收发器协同工作。一对 Channel Link 信号发送驱动器和接收器仅局限于 28 位并行视频数据传输，因此基本模式就不能够满足所有的视频传输情况。中级模式包括 2 对 Channel Link 信号发送驱动器与接收器和与之随同的用于相机控制和串行通信的 LVDS 线对。中级模式最高可传输 56 位并行视频数据。完整模式包括了 3 对 Channel Link 信号发送驱动器和接收器和与之随同的用于相机控制和串行通信
DS90C385AMT原理图
02-16
附件为DS90C385AMT芯片的外围电路原理图，是LCD转LVDS的原理图，LVDS信号的格式为VESA。
camera link 接口说明
04-04
关于camera link接口的2份入门资料
杨全胜老师汇编实验报告
05-31
【杨全胜老师汇编实验报告】是东南大学计算机软件学院杨全胜老师为学生...同时，实验报告中的“编程与调试心得”部分强调了注释的重要性，以及对错误的理解和解决方法，这对于提升编程能力和解决问题的能力至关重要。
FPGA初探CameraLINK失败
08-27 692
1、win64，vivado 2018.3 2、Block design 3、约束文件 set_property PACKAGE_PIN AD20 [get_ports tz_clk_p] set_property IOSTANDARD LVDS_25 [get_ports tz_clk_p] set_property PACKAGE_PIN AE18 [get_ports tz_0_p] #set_property IOSTANDARD SSTL_2 [get_ports tz_0_p] se
DS90CR216A、SN65LVDS84A、DS90CR286A、SN75LVDS83A
最新发布
zjg18126125171的博客
08-27 518
在6Bit、8Bit LVDS与RGB565/666/888收发转换应用时，工程师常常被美国TI公司的DS90CR216A、DS90CR218A、DS90CR286A、DS90CR288A、DS90CF386、DS90CF384A、DS90CF364A、SN65LVDS94、SN65LVDS96等众多型号困扰，现在一文搞懂TI 27款型号异同点及MS90C386B、MS90C385B技术性替换电路原理，欢迎硬件工程师交流。、MS90C385B技术性替代SN65LVDS84A、SN65LVDS86A实例。
FPGA采集LVDS视频(噪点去除)
Marvin_wu
11-04 5785
DM8168板上CameraLink视频输入部分是通过DS90CR288解串芯片和Cyclone IV配合工作的，初始调试之后，发现出现了噪点，这些点在明暗的交界之间闪烁，调整摄像头的光圈，还明显的发现有一圈圈的东西，网上查了查说是缺了数据线，于是就用SignalTap采了几次数据，发现以下现象：         其中PORTA中的6位5位在相邻的两个下降沿，它们的值都改变，这貌似不正常
LVDS接口详解
晨海的博客
03-09 2万+
一：LVDS输出接口概述 二：LVDS接口电路的组...
【相机标准】我的cameralink学习笔记（个人总结、翻译、理解）
热门推荐
wind
11-17 2万+
创作时间：2020-11-17 根据附件的原英文版cameralink协议，总结学习。 目录： 1.第一章 简介 2.第二章 信号需求 3.第三章 端口分配 4.第四章 bit分配 5.第五章 连接器 附录A 芯片组标准 附录B API 功能 附录C 不同配置（base medium full）下的bit 分配 附录D cameralink电缆信息 正文： 1.第一章 简介 先说两个知识点吧。 知识点1：数字电平 知识点2: channel link 1）知识点1：数字电平有很多
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值