ds90cr286调试新得

最新推荐文章于 2022-10-25 13:58:28 发布
最新推荐文章于 2022-10-25 13:58:28 发布
阅读量4k 收藏 11
点赞数 1
分类专栏： fpga 文章标签： ds90cr286 fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u012222163/article/details/84647367
版权

ds90cr286是cameralink接收芯片，将5对差分信号转成28位数据信号和1位随路时钟信号。

调试时，chipscope采集 不到rxclkout随路时钟信号伴随的数据信号，用示波器也采集不到rxclkout信号。经过分析研究、询问调试后发现，是硬件设计存在问题。ds90cr286的差分输入端要跨接电阻，而原设计没有接入电阻，飞线后，该芯片输出信号正常。

该芯片不需要配置，只需要把pwrdown置高即可。跨接电阻如图3框出的地方所示。

图1
图2
图3

 

xiaokongzi
关注
  • 1
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FPGA初探CameraLINK失败
08-27 590
1、win64，vivado 2018.3 2、Block design 3、约束文件 set_property PACKAGE_PIN AD20 [get_ports tz_clk_p] set_property IOSTANDARD LVDS_25 [get_ports tz_clk_p] set_property PACKAGE_PIN AE18 [get_ports tz_0_p] #set_property IOSTANDARD SSTL_2 [get_ports tz_0_p] se
I2C配置IDT286代码
03-11
一个实际验证过的I2C master代码，顶层配置了IDT286芯片，使其输出156.25M的时钟，使用的时候记得修改分频系数，FPGA时钟/(2*100k)-1,100K为I2C速率
DS90CR287 调试总结
Marvin_wu
07-11 5337
The DS90CR287 transmitter converts 28 bits of LVCMOS/LVTTL data into four LVDS data streams。 下面是它的pin图： RxOUTn对应的就是TxINn，TxCLK IN对应着RxCLK OUT 原理示意： 调试成功注意事项： ①PLL VCC去耦电容：
TI ds90cr288a器件手册
06-28
The DS90CR287 transmitter converts 28 bits of • 20 to 85 MHz Shift Clock Support LVCMOS/LVTTL data into four LVDS (Low Voltage • 50% Duty Cycle on Receiver Output Clock Differential Signaling) data streams. A phase-locked • 2.5 / 0 ns Set & Hold Times on TxINPUTs transmit clock is transmitted in parallel with the data streams over a fifth LVDS link. Every cycle of the • Low Power Consumption transmit clock 28 bits of input data are sampled and • ±1V Common-Mode Range (around +1.2V) transmitted. • Narrow Bus Reduces Cable Size and Cost The DS90CR288A receiver converts the four LVDS • Up to 2.38 Gbps Throughput data streams back into 28 bits of LVCMOS/LVTTL • Up to 297.5 Mbytes/sec Bandwidth data. At a transmit clock frequency of 85 MHz, 28 bits of TTL data are transmitted at a rate of 595 Mbps per • 345 mV (typ) Swing LVDS Devices for Low EMI LVDS data channel. Using a 85 MHz clock, the data • PLL Requires no External Components throughput is 2.38 Gbit/s (297.5 Mbytes/sec). • Rising Edge Data Strobe This chipset is an ideal means to solve EMI and • Compatible with TIA/EIA-644 LVDS Standard cable size problems associated with wide, high-speed • Low Profile 56-Lead TSSOP Package TTL interfaces.
GM8284DD28位LVDS图像接收器介绍
TEL17727481301的博客
06-28 1519
GM8284DD28位LVDS图像接收器介绍
美国国家半导体的DS90CR 218A和LM98714之间的接口
11-08
美国国家半导体公司为此提供了一种创新解决方案，即通过DS90CR218A和LM98714这两款芯片之间的接口进行数据交换。 DS90CR218A是一款低电压差分信号（LVDS）通道链路接收器，专为高速、低噪声的数据传输设计。这种...
TI DS90UB953-DS90UB954调试总结配置及资料
05-28
在实际应用中，调试DS90UB953和DS90UB954芯片时，需要注意以下关键点： 1. 接口匹配：确保电路设计中的阻抗匹配，以减少信号反射和衰减，保持信号质量。 2. 电源稳定性：LVDS芯片对电源噪声敏感，应使用低噪声电源，...
TI-DS90CR285.pdf
02-08
传统的28位宽并行单端总线通常需要大量的导线，包括地线，而使用DS90CR285和对应的DS90CR286接收器，只需要11条导线（4对数据线，1对时钟线，至少1条地线）。这不仅减少了80%的电缆宽度，降低了系统成本，还减小了...
TI-DS90CR486.pdf
最新发布
02-08
LVDS解串器DS90CR486 LVDS（Low Voltage Differential Signaling，低电压差分信号）是一种常用的高速数字信号传输技术，广泛应用于计算机、数据存储、通信等领域。LVDS解串器是LVDS技术中的一种重要组件，负责将...
camera link 接口说明
04-04
关于camera link接口的2份入门资料
基于FPGA的超高速CameraLink图像传输
06-28
基于现场可编程门阵列（FPGA） XC６LX１００T 设计了两套 CameraLink 接口传输的硬 件平台 ，提出在实验中结合使用片上调试工具 Chipscope 和同步发生源模块用于精确测量 FPGA 中 的 传 输 误 码 的 方 法 ，详 细 对 比 了 基 于 FPGA 设 计 的 CameraLink 接 口 与 DS９０CR２８７ 、DS９０CR２８８A 的传输效果 。 结果表明 ：相对现今主流 CameraLink 接口电路 ，本 文使用低压差分对代替大量并行数据线 ，最高可支持 １５４ MHz 像素时钟 ，单个 CameraLink 接口的传输速率可达 ４ ．３１ Gbit／s ，突破了串并转换芯片传输速率的瓶颈 ，FPGA 直接输出的 CameraLink 数据可以驱动 ６ m 的 CameraLink 传输线 ，图像可长时间正常无误显示 ，设计的 系统可应用于各种基于 CameraLink 接口的传输系统
基于FPGA的CMOS相机实时数据处理设计
10-16
针对CMOS图像传感器输出的LVDS串行数据在传输过程中因数据无法对齐引起误码率升高，图像分辨率降低问题，提出一种基于现场可编程门阵列FPGA的CMOS相机实时数据处理研究方案。采用VHDL硬件语言，对数据处理进行模块化设计，确保高速数据的正确采样，减少误码产生。经软件仿真及实测表明：该方案设计合理，系统运行稳定可靠，解决了高分辨率图像在高速传输中的数据校正问题，输出的图像轮廓清晰、无斑点。
CAMERA_LINK硬件接口电路设计
10-21
此文档是基于CAMERA_LINK的硬件接口电路设计，非常有助于相关设计
DS90C385AMT原理图
02-16
附件为DS90C385AMT芯片的外围电路原理图，是LCD转LVDS的原理图，LVDS信号的格式为VESA。
LVDS转RGB，国产视频解码芯片，GM8284DD，替代LT8218A
Luo13825226958的博客
05-09 2996
功能 GM8284DD是一颗LVDS TO TTL功能的桥接芯片。（如图） 本器件与DS90CR286、DS90CR288 、DS90CF384、DS90CF384A、SN75LVDS82、SN65LVDS94 和DS90CF386 兼容，与 DS90CF384，DS90CF386，SN65LVDS94，SN75LVDS82 功能兼容，并可与GM8283C，DS90CR285，DS90CR287，DS90CF383，DS90C383，DS90C385，SN65LVDS93，SN75LVDS81，.
cameralink图像接收与发送代码，已调试成功。 不利用解码与编码芯片，直接在FPGA内部进行接收解码和发送
m0_74678435的博客
10-25 286
本人在此深耕多年，完全掌握cameralink通信协议，相关项目已交付完成。不利用解码与编码芯片，直接在FPGA内部进行接收解码和发送。cameralink图像接收与发送代码，已调试成功。秀不起来的亚索TAT。
Cameralink学习笔记
热门推荐
星旭的博客
03-31 1万+
首先对于Cameralink的相关介绍转自下面的文档： https://wenku.baidu.com/view/7470181779563c1ec5da71ec.html（Cameralink简介） https://wenku.baidu.com/view/ff8a623181c758f5f71f673f.html（cameralink_v2.0中文版） 上面链接总结的很好，我在这里再转载一下 ...
cameralink---格式 概要清晰理解
weixin_33721427的博客
07-08 645
DS90CR288 和DS90CR286共同组成LVDS收发对， LVDS: 　　4对数据+1对时钟 TTL: 　　时钟线1：clk 　　并行总线共27根： 　　　　同步线2:一根场同步，一根行同步 　　　　空闲：　　1 　　　　数据线24： 　　　　　　　　标准：1X * 1Y ---8位或者12位bayer数据（1*8=8根，空16根，，，或1*12=...
DS90CR285/DS90CR286 LVDS通道链路技术详解
DS90CR285/DS90CR286芯片组合提供了高效、可靠的高速数据传输方案，通过LVDS技术降低了噪声影响，简化了硬件设计，降低了系统复杂性和成本。在需要处理大量数据并要求高速传输的现代电子系统中，这种芯片起着至关...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值