FPGA采集LVDS视频(噪点去除)

最新推荐文章于 2024-08-10 19:14:53 发布
最新推荐文章于 2024-08-10 19:14:53 发布
阅读量5.6k 收藏 13
点赞数 4
分类专栏： FPGA.............. 文章标签： DM8168 FPGA Verilog 视频 噪点
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wu20093346/article/details/40780921
版权
在DM8168板上，通过DS90CR288和Cyclone IV FPGA处理CameraLink视频时遇到噪点问题。经过SignalTap分析，发现数据线存在相邻下降沿异常变化。尝试调整硬件未果，采用Verilog添加缓存来临时消除突变点，成功减少大部分噪点，但图像清晰度受到影响。硬件根源问题仍有待解决。
摘要由CSDN通过智能技术生成

        DM8168板上CameraLink视频输入部分是通过DS90CR288解串芯片和Cyclone IV配合工作的，初始调试之后，发现出现了噪点，这些点在明暗的交界之间闪烁，调整摄像头的光圈，还明显的发现有一圈圈的东西，网上查了查说是缺了数据线，于是就用SignalTap采了几次数据，发现以下现象：


        其中PORTA中的6位5位在相邻的两个下降沿，它们的值都改变，这貌似不正常，这种情况同样也发生在PORTB，而且除了5,6数据位，别的数据位也都会随机出现这种相邻两个下降沿数据突变的情况。估计视频上闪烁的点就是这些跳变的杰作。于是就是去找硬件原因，匹配电阻换了换值，换了换位置，测了差分对的幅度，还是无果而终。得出了几个可能性：

①DS90CR288解串芯片供电不足。

②差分线阻抗和100欧电阻不匹配(传输线短，可能性较小)。

③视频线不同步(做了等长处理，可能性小)

④TOP层走了视频数据线和时钟线，TTL信号对差分线上的电流造成了串扰？TTL离匹配电阻不够远？

        硬件上暂时没有确切的思路，希望有经验的前辈能看到我的现象给出指导，我这里先用Verilog想办法把这些相邻两个下降沿突变的点给抹平，也就是消除这些突变造成的闪点，再看看图像。添加三个缓存，用这三个缓存数据去判断，达到抹平以上突变点的目的。


<

最低0.47元/天 解锁文章
Marvin_wu
关注
专栏目录
FPGA 处理 视频信号噪声
视频拼接器
06-21 2448
首先谈一下为什么会产生噪声。                       信号在传输过程中，都是按高电平和低电平的模拟信号来传输的。 由于在 传输过程中， 高频信号会丢失。如下图所示，信号的的上升沿变缓。上升时间变长。           这就是问题的关键。当同一时钟去采样数据的时候，就有可能 setup和holdon 满足不了。导致 采样出来的数据出问题。这样在图像上就会产生噪点。一般的解决
基于FPGA的图像去噪
夏菠
04-16 7555
其中FPGA 控制模块为核心，通过它实现视频图像数据的获取、缓存、处理和控制各模块间通讯［1］。由CCD 相机对目标成像，高速图像数据由camera link 实时传输［2］，经信号转换电路把差分信号转换成FPGA 采用的TTL ( Transistor-Transistor Logic) 格式的数字图像信号，而后送入FPGA 进行滤波去噪处理，在FPGA 中完成图像滤波去噪处理功能和同步信号产生
FPGA实时图像采集与显示（二）----- HDMI显示
最新发布
mvpkuku的博客
08-10 1208
早期基于FPGA的开发板上，实现HDMI一般使用的是HDMI发送芯片，典型的例如ADV7513sil9022CH7301，使用这些芯片实现HDMI发送，本质上还是将FPGA输出的 24位像素数据+3位的控制信号（HSYNCVSYNCDE）接入这些芯片，然后由这些芯片完成数据的编码和串行发送。例如DE10_NANO_SOC 开发板上使用 ADV7513 实现的 HDMI发送电路，可以看到，除去用于音频传输的 I2S 相关信号，仅与视频数据传输相关的信号就高达 28 个。
FPGA ISP SmartBlur去噪
Tony
03-14 882
FPGA ISP SmartBlur去噪 这个算法对图像有一定的包边去噪效果，在FPGA上实现起来复杂度较低，下面先给出Matlab核心代码： %% 浮点仿真 cent_x = ceil(Rad/2); cent_y = ceil(Rad/2); roi = zeros(Rad, Rad); SimCnt = 0; img_out = img_in; for ch = 1:1:d for...
FPGA实现LVDS信号输出 LCD 控制器 verilog
03-06
FPGA实现LVDS信号输出 LCD 控制器 verilog。 FPGA实现LVDS信号输出，可输出所需要的RGB等画面，LVDS是单通道输出 verilog 控制24寸TFT FPGA LVDS LCD verilog TFT
基于FPGA的LVDS无时钟数据传输方案设计与实现.pdf
07-13
基于FPGA的LVDS无时钟数据传输方案设计与实现的相关知识点如下： 1. FPGA（现场可编程门阵列）：FPGA是一种可以通过编程来配置的数字逻辑芯片，它可以实现几乎任何复杂的数字电路功能。FPGA内部是由可编程逻辑单元...
Lvds_Receiver.zip_FPGA Verilog LVDS RX_LVDS接收_fpga lvds _lvds_lv
07-15
本项目“Lvds_Receiver.zip”提供了一个FPGA Verilog实现的LVDS 7:1接收器，旨在实现对1080p视频信号的接收。通过Verilog编程，我们可以构建一个高效、可靠的LVDS接收系统，以处理高速数据流并确保数据的完整性。 ...
转载：FPGA进行AD采样的噪声问题
构建数字通信技术理论与实践之间的桥梁
11-28 3508
转载至 FPGA哪些事 微信公众号： 刚哥专栏008.诡异的噪声 刚哥FPGA那点事儿2015-10-20 午饭回来，有些犯困，正琢磨着打个盹儿，突然有人从后面拍了我一下。回头一看，原来是雷炎，他所在事业部做的都是高大上的项目，我们平时接触不多，不太熟悉。 他冲我笑道：“打扰你休息了。” 我赶紧站起来，道：“没关系，什么事？” 他靠在桌子上，道：“要不我就不找你了...
LVDS Video Interface verilog
02-25
LatticeECP3, LatticeECP2/M and LatticeXP2 7:1 LVDS Video Interface，模块化操作，初学者值得一看。
TI ds90cr288a器件手册
06-28
The DS90CR287 transmitter converts 28 bits of • 20 to 85 MHz Shift Clock Support LVCMOS/LVTTL data into four LVDS (Low Voltage • 50% Duty Cycle on Receiver Output Clock Differential Signaling) data streams. A phase-locked • 2.5 / 0 ns Set & Hold Times on TxINPUTs transmit clock is transmitted in parallel with the data streams over a fifth LVDS link. Every cycle of the • Low Power Consumption transmit clock 28 bits of input data are sampled and • ±1V Common-Mode Range (around +1.2V) transmitted. • Narrow Bus Reduces Cable Size and Cost The DS90CR288A receiver converts the four LVDS • Up to 2.38 Gbps Throughput data streams back into 28 bits of LVCMOS/LVTTL • Up to 297.5 Mbytes/sec Bandwidth data. At a transmit clock frequency of 85 MHz, 28 bits of TTL data are transmitted at a rate of 595 Mbps per • 345 mV (typ) Swing LVDS Devices for Low EMI LVDS data channel. Using a 85 MHz clock, the data • PLL Requires no External Components throughput is 2.38 Gbit/s (297.5 Mbytes/sec). • Rising Edge Data Strobe This chipset is an ideal means to solve EMI and • Compatible with TIA/EIA-644 LVDS Standard cable size problems associated with wide, high-speed • Low Profile 56-Lead TSSOP Package TTL interfaces.
cameralink整理资料完全版
01-17
cameralink整理资料，包含硬件电路设计，相关芯片介绍，源代码和传输协议分析
超高速IDCT 的原理及实现
03-04
超高速IDCT 的原理及实现 全程MMX,SSE优化 提速200%
FPGA运行不稳定，一会儿正常，一会儿不正常
Cuiwenqicn的博客
07-12 1920
这种情况大概率是状态机使用了组合逻辑，导致状态机跳转异常
FPGA读数据状态不稳定，时有时无
Cuiwenqicn的博客
06-30 1352
FPGA读数据不稳定
飞凌imx6dl lvds闪屏问题记录
suyuyong4的博客
09-01 1958
飞凌imx6dl linux4.1.15 uboot2016 lvds闪屏问题记录 最近在用飞凌的imx6dl 开发板做一个医疗项目，屏幕用的时lvds接口 平台: imx6dl bsp: linux4.1.15, uboot2016, X11, qt5.6.2 问题1：屏幕不亮 开发板手册里只告诉如何连接，我连接好之后背光都不亮，这不是纯纯坑我吗。 原因： 万用表测量发现背光的 LCD_POWER_EN pin一直是低电平，软件上拉高后，背光点亮，屏幕可以显示了 具体改动如下：（需要先设置pin
【原创】LVDS应用出现的问题_Detective_ALong_新浪博客
a412841321的专栏
11-23 723
硬件设计： Clk、Ena由一片LVDS输出芯片发射，八片FPGA差分管脚接收； Dat[15:0]各自有独立的LVDS发射和接收； 在接收端，用FPGA将LVDS电平转换为LVCMOS电平输出做观察用。 现象： Clk采用双边沿采样的方式，结果发现，在某些时钟下降沿处Dat信号发生了两次跳变。 分析： 1）时钟下降沿存在回沟导致FPGA将...
降噪算法概述
u011639933的博客
03-21 1万+
语音增强技术概述 在通信过程中语音受到来自周围环境、传输媒介引入的噪声，使接收到的语音信号并非纯净的原始语音信号，而是受噪声污染的带噪语音信号。这里的“噪音”定义为所需语音信号以外的所有干扰信号。 干扰信号可以是窄带的或宽带的、白噪声的或有色噪声的、声学的或电学的、加性的或乘性的，甚至可以是其它无关的语音。由噪声导致的语音质量的下降会使许多语音处理系统的性能急剧恶化。采用语音增强技术进行预处理...
Quartus II modelsim使用与testbench编写
热门推荐
Marvin_wu
11-08 1万+
本文使用的是Quartus II Version 10.0 和Modelsim 6.5e。 下面是如何使用modelsim进行时序仿真的步骤：   建立工程led0_module.qpf ，输入让led灯翻转的Verilog HDL。源代码和后面要使用到的testbench在下面链接中。 http://download.csdn.net/detail/wu20093346/6523223
fpga采集lvds信号数据对齐
07-30
对于FPGA来说，采集LVDS信号数据对齐是一个重要的问题。数据对齐是指在将多个LVDS信号输入FPGA之前，将它们的时序做出调整，使得这些信号在FPGA内部可以同时进行数据处理。数据对齐的目的是确保FPGA能够准确记录和...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Marvin_wu

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值