![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
uvm验证
枫叶南国
芯片验证行业
展开
-
4.小白学uvm验证 - UVM通信
一个基本的 uvm 验证环境结构如下图所示,包含两个 agent,其中 in_agent 用于驱动 DUT ,同时将驱动数据同时传递给 reference model, out_agent 用于按照协议采集 DUT 的输出数据,并将数据传递给 scoreboard,在 scoreboard 收集到 reference model 的运算结果后,再进行比对验证。 要想实现 monit...原创 2019-11-10 11:36:55 · 2562 阅读 · 0 评论 -
3.小白学uvm验证 - phase机制和config_db机制
####1.phase机制 uvm 验证环境通过 phase 机制,引入了一套自动化的运行流程,通过该机制我们可以清晰的了解 UVM 仿真阶段的层次化,因为verilog 中有阻塞和非阻塞赋值,相应的仿真平台中,也要实现 NBA 区域 和 Actice 区域,在不同的 phase 区域中做不同的事情,可以避免竞争关系导致的变量值得不确定性; 用户只需要在需要添加用户代码的区别填充即可,降低了...原创 2019-11-10 11:07:24 · 2048 阅读 · 0 评论 -
2.小白学uvm验证 - uvm_objection 和 uvm_component
1. uvm_objection 和 uvm_component 基础 uvm_objection 和 uvm_component 是 uvm 中两大基础类,刚开始学习的时候,对两个东西认识不深,以为它们俩差不多,谁知道它两是一个是“爷爷”,一个是孙子的关系,两者贯穿整个 uvm 验证方法学。至于为什么要划分 uvm_object 和 uvm_component 呢,是因为前任在验证的过程中发...原创 2019-11-10 11:28:14 · 3354 阅读 · 0 评论