- 博客(14)
- 资源 (1)
- 收藏
- 关注
RSS订阅
原创 rk3588与fpga 通信
fpga 与 rk3588 进行高速的数据通信，通常可以是图像的数据的交换等。RK3588 PCIE 与FPGA进行数据交换。
2024-09-17 10:18:31
689
原创 xilinx ip 金字塔up
1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。使用960x540 分辨率的图像进行仿真。2. 使用xilinx hls 编写。
2022-11-12 13:07:48
195
原创 xilinx ip 高斯金字塔down
1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。使用1920x1080 分辨率的图像进行仿真。2. 使用xilinx hls 编写。
2022-11-12 12:36:37
161
原创 xilinx ip 图像画框
1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。2. 使用xilinx hls 编写。
2022-11-08 21:10:42
209
原创 xilinx IP flip 图像水平翻转
1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。图像输出第一行 最后一个像素也是1c0901c。图像开始 第一个图像数据为 1c0901c。2. 使用xilinx hls 编写。
2022-11-08 10:26:26
311
原创 xilinx ip 高斯滤波
1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。2. 使用xilinx hls 编写。使用5x5 的卷积进行滤波。
2022-11-07 19:12:29
292
1
原创 xilinx ip axi stream route or copy
功能1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。2. 使用xilinx hls 编写。
2022-11-06 19:05:35
177
原创 demosaic 原理
Interpolation of RGB components in Bayer CFA images Problem: Most digital color cameras, capture only one color component at each spatial location. The remaining components must be reconstructed by interpolation from the captured samples. Objective: Develo
2022-11-06 17:57:25
1986
原创 xilinx ip 线性化与去电平
功能1. 单axi-stream 接口输入（10bit raw输入），axis输出（10bit输出）。2. 使用xilinx hls 编写。3. 配置寄存器有。
2022-11-06 17:19:11
304
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人