FPGA
文章平均质量分 79
FPGA学习
梦想成为大佬的小pp
嵌入式学习小白
展开
-
FPGA ov5640视频以太网传输
使用DFZU4EV MPSoC 开发板及双目OV5640摄像头其中一个摄像头实现图像采集,并通过开发板上的以太网接口发送给上位机实时显示。原创 2024-05-08 22:35:20 · 390 阅读 · 0 评论 -
FPGA 以太网通信UDP通信环回
ARP顶层模块负责解析收到的ARP请求命令,并返回开发板的MAC地址。以太网控制模块根据接收到的ARP完成信号类型来控制ARP顶层模块返回ARP应答信号,并根据当前接收到的协议类型,选择切换ARP顶层模块和UDP顶层模块的GMII发送侧引脚。为了满足单包数据量较大的情况(尽管通常情况下,以太网帧有效数据不超过1500个字节),FIFO的深度设置为2048,宽度为32位。系统时钟经过PLL时钟模块后,生成了两种不同频率和相位的时钟信号:一种是200MHz的时钟信号,用作IDELAYCTRL原语的参考时钟;原创 2024-04-27 22:41:16 · 582 阅读 · 0 评论 -
FPGA 以太网概念简单学习
以太网学习原创 2024-04-25 17:30:52 · 531 阅读 · 0 评论 -
Vivado+VSCode
更换Vivado自带文本编辑器:原创 2024-03-08 17:54:27 · 319 阅读 · 0 评论 -
Verilog 数学运算
浮点数是一种用于近似表示实数的数学表达方式,它在计算机科学和工程领域中广泛使用。浮点数的设计目的是为了在有限的数字精度下,能够表示非常大或非常小的数值,以及它们之间的比率。浮点数通常由三个部分组成:符号位(Sign)、指数(Exponent)和尾数(Mantissa 或 Fraction)。符号位:表示数值的正负。通常用一个位(bit)来表示,0代表正数,1代表负数。指数:表示数值的范围或大小。它是一个二进制数,用于表示数值的指数部分。在科学计数法中,原创 2024-03-06 16:43:49 · 559 阅读 · 0 评论 -
FPGA TestBench编写学习
例如,如果设置为1ps,那么仿真器会将时间值计算到皮秒(ps)的精度。比如“`timescale 1ns/1ps”,一般仿真时不需要精确到ps级,所以只需要设置成ns级就行,比如“`timescale 1ns/1ns”。:这是仿真中使用的时间单位,通常以纳秒(ns)或微秒(us)为单位。例如,如果设置为1ns,那么仿真器会将代码中的1单位时间解释为1纳秒。这个指令通常在模块的顶层声明中使用,它告诉编译器和仿真器如何解释代码中的时间值。这表示仿真器将使用1纳秒作为时间单位,并且时间精度为1皮秒。原创 2024-03-06 15:02:34 · 1074 阅读 · 0 评论 -
FPGA Verilog编写状态机学习
三段式状态机(Three-phase state machine)是一种更加模块化和可维护的状态机实现方式。它将状态机的执行过程分为三个阶段:在这个阶段,当前状态被寄存,以便在下一个时钟周期中使用。在这个阶段,基于当前状态和输入条件,计算出下一个状态和输出。在这个阶段,将计算出的输出赋值给输出信号。原创 2024-03-06 14:18:35 · 1302 阅读 · 0 评论 -
FPGA FIFO实验
在Vivado设计套件中,用户可以通过IP Catalog配置FIFO Generator IP核,设置其基本参数,如接口类型、时钟类型、资源类型等。配置完成后,FIFO IP核可以被实例化到设计中,用于处理数据流。原创 2024-02-29 15:49:02 · 1152 阅读 · 0 评论 -
FPGA ov5640 lcd屏幕显示实验
这款摄像头的内部结构较为复杂,包括图像数据的采集、放大、数字信号转换等过程,最终通过 DVP 端口输出。DVP 接口本身拥有 10 位数据线,可以输出 10 位的 RAW 数据,但在大多数情况下,使用 8 位数据线来输出 RGB888 及 RGB565 等格式。它支持高达 2592x1944 分辨率的图像输出,同时能够以 15fps 的帧率输出 QSXGA 分辨率的图像,或者以 90fps 的帧率输出 VGA 分辨率的图像。此外,它还支持输出多种分辨率的图像。原创 2024-02-22 19:36:18 · 769 阅读 · 0 评论 -
FPGA串口回环实验
验位分为奇校验和偶校验,用于检验数据在传输过程中是否出错。奇校验时,发送方应使数据位中 1。起始位标志着一帧数据的开始,停止位标志着一帧数据的结束,数据位是一帧数据中的有效数据。1 的个数进行检查,若不为奇数,则说明数 据在传输过程中出了差错。串口通信需要两根信号线来实现,一根用于串口发送,另外一根负责串口接收。接收方在接收数据时,对。在发送 或接收过程中的一帧数据由 4。的个 数与校验位中 1。原创 2024-02-21 17:59:46 · 605 阅读 · 0 评论 -
FPGA LCD显示彩条实验
LCD屏幕,即液晶显示屏(Liquid Crystal Display),是一种使用液晶材料来显示图像的屏幕技术。液晶本身并不发光,因此LCD屏幕通常需要背光源来照亮液晶以显示图像。原创 2024-02-21 15:17:14 · 490 阅读 · 0 评论 -
Verilog HDL 入门
变量和常量定义(如reg, wire, parameter, localparam等)控制结构(如if-else语句, case语句, for循环, while循环等)赋值语句(assign, initial, always等)运算符和表达式(算术运算符, 逻辑运算符, 位运算符等)时序控制(时钟信号, 复位信号, 使能信号等)1.1.2 整数数值表示方法。注释(单行注释和多行注释)模块(module)定义。原创 2024-02-08 17:59:05 · 384 阅读 · 0 评论