Xilinx FPGA软核开发流程

Xilinx FPGA软核开发流程

环境说明

Vivado 2017.4 芯片 XC7K325
以下步骤只列提纲,后面有时间会增加图文具体操作步骤,欢迎大家讨论

具体步骤

  1. 创建vivado工程
  2. 放置模块
  3. 自动连线
  4. 生成Block Design
  5. 综合
  6. 实现
  7. 添加引脚分配
  8. 生成bit流
  9. 导出硬件
  10. Launch SD
  11. 编写软核程序
  12. 编译调试通过
  13. 回到Vivado添加elf
  14. 重新生成bit流
  15. 生成mcs
  16. 固化
  • 4
    点赞
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值