Xilinx FPGA软核开发流程 环境说明 Vivado 2017.4 芯片 XC7K325 以下步骤只列提纲,后面有时间会增加图文具体操作步骤,欢迎大家讨论 具体步骤 创建vivado工程放置模块自动连线生成Block Design综合实现添加引脚分配生成bit流导出硬件Launch SD编写软核程序编译调试通过回到Vivado添加elf重新生成bit流生成mcs固化