自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(10)
  • 资源 (1)
  • 收藏
  • 关注

原创 在vivado中自动导出ila抓到的波形数据

当我们在调试过程中可能需要导出ila抓到的数据,然后在matlab中进行分析,比如做FFT分析。进一步的,可能需要多次导出ila抓到的数据,然后在matlab中对这些数据进行平均操作。为了提高效率,下面提供自动导出ila数据的tcl脚本。

2023-05-05 18:29:53 1564 2

转载 FPGA设计中大位宽、高时钟频率时序问题调试经验总结

FPGA设计中大位宽、高时钟频率时序问题调试经验总结

2022-10-24 16:00:24 1490 1

转载 Xilinx FFT IP核详解(三)

我们在利用IP核进行FPGA设计时,需要理解FFT相关的操作理论,比如FFT蝶形运算带来的位宽扩展、FFT实现资源与性能的权衡、如何实时更新FFT变换点数、缩放等相关配置及FFT操作时序等。本文我们就针对这些问题进行详细的介绍。

2022-09-09 17:32:34 3030

转载 Xilinx FFT IP核详解(二)

配置通道(s_axis_config)接口是AXI通道,TDATA接口描述如表4所示。所有需要padded的字段如果未达到8bit边界,需要扩展到8bit边界。扩展的bit未可以为任意值,设计为常量值可以节省器件资源。表4、TDATA字段描述。

2022-09-09 17:30:03 2761

转载 Xilinx FFT IP核详解(一)

该IP核支持N点FFT或者IFFT计算,N为2m,m取值3~16。对于定点输入,输入数据为N个复数向量,表示双路bx-bit二进制补码,即实部和虚部都为bx-bit二进制补码,bx = 8~34,相似地,相位因子bw也为8~34bit位宽。对于单精度浮点输入,输入N个复数向量,表示双路32-bit浮点数据,相位因子为24或者25bit定点数。全精度不缩放算法定点缩放,用户可以提供缩放因子块浮点(实时调整缩放)所有的片上使用的存储器可以是块RAM(BRAM)或者分布式RAM(逻辑资源实现)。

2022-09-09 17:08:08 2100

转载 FPGA上电至稳定运行的IO状态

FPGA上电后、配置中以及配置完成后IO的状态

2022-08-17 19:38:16 1743

原创 恢复ADI在github提供的FPGA示例工程

首先找到ADI的github(https://github.com/analogdevicesinc/hdl),然后下载对应版本的源文件,比如我现在用的是vivado-2018.3。要想恢复出vivado工程,有两种方法:一是利用Cygwin二是利用Xilinx自带的TCL工具,此种方法称之为“Xilinx auto Tcl build”上述两种方法都可从https://wiki.analog.com/resources/fpga/docs/build#windows_environment_set

2021-10-26 20:01:06 912

原创 模拟角频率与数字角频率的关系

首先定义一个连续正弦波:x(t) = sin(2pift)=sin(Ωt)Ω为模拟角频率,单位是rad/s。现在对上述连续正弦波进行采样,采样周期为T_s,那么上式变为:x(n) = sin(2pifnT_s)=sin(wn)w为数字角频率,即w = 2pifT_s = (2pif)/f_s,单位是rad。当f取-f_s到f_s时(奈奎斯特采样定理的限制),w将在-2pi~2pi之间变化,于是w也被称为圆周频率或圆频率。...

2021-08-28 13:54:15 3218

原创 DSP48E1的四个控制端口:ALUMODE[3:0],CARRYINSEL[2:0],INMODE[4:0],OPMODE[6:0]

DSP48E1的四个控制端口INMODE[4:0]OPMODE[6:0]ALUMODE[3:0]CARRYINSEL[2:0]DSP48E1有四个控制端口,决定着其逻辑功能,分别是ALUMODE[3:0],CARRYINSEL[2:0],INMODE[4:0],OPMODE[6:0],这四个信号都有一个input register以提高性能。他们的功能分别为:INMODE[4:0]INMODE[4:0]:该信号选择预加器以及A、D、B的相关输入寄存器。其中INMODE[3:0]决定着乘法器A port

2021-05-17 14:16:41 1065 1

原创 Vivado xelab.exe停止工作

今天在跑一个简单的滤波器仿真工程,使用的工具是Vivado Simulator 2018.1。启动行为仿真后,在elaboration阶段vivado提示“xelab.exe已停止工作”,并且软件提示从elaborate.log获取详细信息。但是经过查看,elaborate.log中没有丝毫有用的信息,只提到一句:ERROR: [XSIM 43-3294] Signal EXCEPTION_ACCESS_VIOLATION received.上网查找了一下,这大概率是语法问题导致xelab.exe出现内

2021-05-14 09:19:07 2140 1

Quartus_II_9.1SP1_X64破解器

Quartus ii9.1sp1 64位系统破解器,亲测有用

2014-05-22

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除