u013273161的博客

原创 Xilinx Platfrom Cable Usb驱动安装

安装ISE后Xilinx Platfrom Cable Usb不能自动安装驱动，烧录器灯不亮，此时需要手动安装驱动。注意：32位系统：驱动安装路径为：D:\Xilinx_ISE_DS_Win_14.7_1015_1\Xilinx\14.7\ISE_DS\ISE\bin\nt            64位系统：驱动安装路径为：D:\Xilinx_ISE_DS_Win_14.7_1015_1\...

原创 JTAG与SWD接口定义

原创 计数器练习

题目如图下；代码如下：module cnt(clk,rst_n,en,dout);input wire clk;input wire rst_n;input wire en;output reg dout;reg [4-1:0]cnt;wire add_cnt;wire end_cnt;assign add_cnt=(dout==1);assign end_cnt...

原创 异步复位，同步复位，异步复位同步释放

1.异步复位异步复位:异步复位是指无论时钟是否到来，只要复位信号有效，就对系统进行复位。代码如下：module asy(clk,rst_n,d,q);input wire clk;input wire rst_n;input wire d;output reg q;always@(posedge clk or negedge rst_n)//�첽��λ begin ...

原创 FPGA中的简单并串，串并转换

1.并串转换从图中可以看出，并串转换的原理是：先将四位数据暂存于一个四位寄存器器中，然后左移输出到一位输出端口，这里通过一个“移位”指令就ok了。如：module para_serial(clk,rst_n,en, //外部待传输数据输入sda //三态数据输入);input wire clk;input wire rst_n;output reg sda;...

转载 ISE14.7使用教程（一个完整工程的建立）

FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的开发套件是Quartus II系列，我们实验室这两款公司的开发板都有，不过对于入门来说，选择ISE有两个原因，一是它比Vivado快多了，二是它和Quartus II相比不用...

原创 条件运算符：？：

1.C语言中条件表达式的通用形式如下：exp0=exp1？exp2：exp3如果exp1为真（非0），那么把exp2的值赋给exp0；如果exp1为假（0），那么把exp3的值赋给exp0。2.verilog语法中也有类似C语言中的条件表达式如下：inout sda；assign sda=（flag==1）？data_buf:1'bz;当flag==1时，sda的值等于...

转载 Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇

xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同，图一可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。  图一        Xilinx的7系列FPGA随着集成度的提高，其高速串行收发器不再独占一个单独的参考时钟，而是以Quad来对串行高速收发器进行分组，四个串行高速收发...

原创 LVDS,CML,LVPECL,VML之间接口电平转换（来自TI文档）

在平时的工作中，经常会接触到各种差分电平的转换，网上也有很多这样的资料，但发现有些混乱，所以找了TI的这份文档进行翻译，一是系统的归类一下，二是自己也能通过这个来加深理解和学习。这个文档对于各个电平的结构讲解的一般，很多是根据TI的器件来说的。但是其后半部分连接方式的讲解是非常有价值的，通过这部分可以从原理上了解匹配和偏置电路的搭建，强烈建议大家一读。1概要      随着通讯速度的提升，...

转载 差分晶振LVPECL与LVDS的区别

差分晶振近年来逐渐出现在我们的视线中，以及越来越多的电子工程师会更青睐差分晶振。随着信息化的发展，差分晶振高性能、低功耗、低噪声的优点，使其成为很多设计适合的方案。但仍有不少电子工程师对差分晶振选型上存在误区以及盲点。差分晶振与常规晶振不同，差分晶振有不同的输出信号，LVPECL，LVDS，HCSL是差分晶振通用的输出信号，其中前两者较长被应用于各大差分系统中，那么两者有什么区别吗，在电路工作原理...

原创 linux中在VIM编辑后如何保存退出

如果不想保存而直接退出，则按下Esc键后，输入“:q!”，然后回车即可。“wq”表示Write和Quit，即保存退出;“q!”表示忽略修改强行退出。

转载 linux drwxr-xr-x 含义

linux drwxr-xr-x 第一位表示文件类型。d是目录文件，l是链接文件，-是普通文件，p是管道第2-4位表示这个文件的属主拥有的权限，r是读，w是写，x是执行。第5-7位表示和这个文件属主所在同一个组的用户所具有的权限。第8-10位表示其他用户所具有的权限。如：$ ls -altotal 16drwxr-xr-x 8 bin bin ...

原创 linux相关知识点

1.相对路径与绝对路径pathname（全路径）D：\winshare\enum.c    全路径 pathnameD：\winshare                 路径     pathenum.c                           文件名绝对路径：路径从绝对位置开始，Linux中从根目录/开始/abc/123/def.txt   是linux绝对...

原创 Linux中mkdir：cannot create directory问题解决

1.想使用mkdir命令创建一个目录结果提示linux-77@ubuntu:~$ mkdir 123mkdir: cannot create directory ‘123’: No space left on device2.查询资料是因为$代表普通用户模式，权限不够， 可以进入root帐号在建立文件夹进入root帐号 ，打 su －（su - 切换到root用户，并转到root用...

转载 IC设计基础系列之CDC篇1：clock domain crossing(CDC) （一 CDC的基本概念）

随着技术的发展，数字电路的集成度越来越高，设计也越来越复杂。很少有系统会只工作在同一个时钟频率。一个系统中往往会存在多个时钟，这些时钟之间有可能是同步的，也有可能是异步的。如果一个系统中，异步时钟之间存在信号通道，则就会存在CDC（clock domain crossing）问题。在下面的文章里，我们将会讨论CDC的一些技术细节。一, CDC的基本概念我们首先来看CDC的一些基本的概念：...

转载 如何优化VMWare虚拟机的运行速度

虚拟机是个好东西，但是对电脑有一定的要求。尤其对做工控的来说都需要安装一些大型的软件（其中WINCC最难装，对系统要求较高。而且像WIN 7 64位的就别想装上去了，如果改系统后那4G以上的内存不就浪费了嘛！！所以虚拟机就是你们的福音），只要是系统，东西装多了就会卡、慢。那对虚拟机的优化就是必需的啦。    首先说一下我的硬件配置（2010年的电脑）：CPU----i3 380        ...

转载 Ubuntu常用的有3种进入终端（terminal）界面方法

Ubuntu常用的有3种进入终端（terminal）界面方法，分别如下：①按快捷键“Ctrl+Alt+T”即可打开终端窗口②或者按“Ctrl+Alt+F1-F6”均可进入终端（模拟终端，不显示桌面）③直接搜索“终端”并进入注意事项：如果采用方法2的F1-F6的方法，返回图形界面只要按“Ctrl+Alt+F7即可”。...

原创 优化提高VMware虚拟机运行速度的技巧（详细图文教程）

vmware虚拟机如何设置不当的话会造成运行速度慢，并影响主机运行，甚至会出现死机。一下是提高vmware虚拟机运行速度的几个技巧，文章来自：http://blog.csdn.net/shanzhizi1        修改preference中的选项(全局设置)a         进入设置界面的方法如下图所示： b         修改虚拟机内存的使用方式(关键)...

转载 Xilinx的产品

最近在工作中发现，虽然一直都在用FPGA，但是对器件本身的了解还有太多遗漏，这是野路子自学的后遗症。现在接触的多了，能看见自己当初都遗漏了些什么，算是亡羊补牢吧，开始一点一点的把以前遗漏的东西捡起来，这篇博客是个开头，之后会陆续看一些FPGA内部资源的文档，然后写读书笔记发上来。基本上我发上来的东西都是我不是很熟悉的，所以错误可能在所难免，还希望路过的大神能指点一二，小弟先谢过了。1.Xili...

转载 什么是FPGA的HP，HR I/O

什么是FPGA的HP，HR I/OHP接口为高速接口，用于存储器或者芯片与芯片之间的接口，HR可以接受很宽的电平标准。

转载 Xilinx FPGA的GTx

Xilinx的针对Gigabit应用的FPGA基本都会集成一些高速串行接口，统称为Gigabit Transceiver（GTx），包括GTP、GTR、GTX、GTH、GTZ、GTY、GTM（传输速率不断增加）等，不同系列的FPGA集成的GTx不同，详见表1。表1 不同系列FPGA集成的GTx及性能 GTx transceiver支持如下高速接口（不同系列，集成度不一样，有些只有...

转载 从Xilinx Kintex-7认识FPGA

1. xilinx FPGA简介FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 Xilinx公司是FPGA的发明者，于1985年首次推出商业...

转载 FPGA的速率等级和温度等级

FPGA工程师在选型时都会选择速率等级和温度等级两个参数，速率等级Altera 有-6 -7 -8的差异而xilinx FPGA则是-1 -2 和-3。对于不同的速率等级，在芯片的指标上有很大的差异，例如xilinx K7 FPGA的DDR3性能： 手册中看到，不同速率等级芯片在性能上差异还是很大的。这些指标关系到FPGA的选型，其它比如GTX的最高速率、PLL的性能、DSP slic...

原创 Xilinx FPGA器件的速度等级

 1.  对于Xilinx的 CPLDs来说，值越小，速度越高；  2.  对于Xilinx FPGAs 来说，值越大，速度越高。       Each speed grade increment is ~15% faster than the one before it. So a -5 is 10% faster than a -4 speed grade.      For ex...

转载 示波器测试眼图

用示波器测试眼图有三种方法，根据测试效果和对示波器的要求来分，如下：1，示波器带有眼图测量功能。这种情况下，直接打开功能，仪器自动测试，自动恢复时钟并测试出张开度、抖动等参数，效果最好，而且是定量测试2，示波器不带眼图测量功能，测试的信号包括数据线和时钟线。这时可以使用时钟信号作为触发信号来测试数据信号的眼图。这种方法也很不错，可以比较准确的看出眼图形状，误差小，操作简单3，示波器不带眼图测...