CAVIUM处理器 XAUI接口原理

最新推荐文章于 2023-03-19 16:48:31 发布

CZ_2015

最新推荐文章于 2023-03-19 16:48:31 发布

阅读量4.4k

点赞数

分类专栏：嵌入式开发

本文链接：https://blog.csdn.net/u013370834/article/details/53002720

版权

本文详细介绍了CAVIUM CN68XX处理器的XAUI接口，包括其支持的通道数量、接口结构、PCSX和GMX的功能、QLM的工作模式，以及流控、丢包情况和接收包的处理流程。还涵盖了接口的启用、配置及恢复流程，为理解XAUI接口在万兆以太网中的应用提供了深入的知识。

摘要由CSDN通过智能技术生成

XAUI：万兆以太网连接单元接口

1、CN68XX最多可以支持5个4*4通道的XAUI，每个接口一共有16个外接引脚，4对输入引脚和4对输出引脚
2、
以下的讨论假设在GMX(0..4)_INF_MODE[TYPE] = 1情况下，这么设置是让接口运行在XAUI模式下，
3、
CN68XX接口的抽象结构：

【1】GMX：满足802.3标准，有16K的接收buffer和8k的传送buffer，GMX给PIP/IPD传送packet input data，并从PKO接收packet output data
【2】PCSX：在MAC和光纤之间传输数据
【3】CN68XX包装了4个光纤在QLM里

CN68XX包含5个QLM，每一个QLM都包含4个全双工的光纤通道，除了QLM1，每一个QLM都能与一个报文输入接口连接
不同的配置可以使QLM在不同的方式下工作，当一个QLM在XAUI/RXAUI方式下工作（引脚的QLMn_MODE = 0x1或0x3），QLM工作在3.125G或者6.25G模式下。

QLM可以配置成以下模式：见紫色的图

QLM的外部引脚和QLMn_SPD<3:0>共同决定了QLM接口的速度

QLMn_MODE可以通过读GMXn_INF_MODE[MODE]寄存器读出
QLMn_SPD<3:0> 可以通过 GMXn_INF_MODE[SPEED]寄存器读出

当一个QLM不和包接口连接，则这个pascket interface将不会被使用，并且这个packet interface关联的XAUI接口也是无效的。

4、
GMX包接口缓存
CN68XX包含有16K的接收缓存和8K的传送缓存。
在输出情况下，PKO可以向这哥packet input 缓存中添加更多的缓存，CN68XX在L2/DRAM中存包数据，这个L2/DRAM的混存可以比包输入缓存和包输出缓存大好多倍。