RTL-SDR 学习—— RTL-SDR体系结构和工作流程(2)

  RTL-SDR有一个两级解调过程：模拟硬件中的RF到IF；以及数字实现的基带中频。重要的是，可以通过软件对解调过程进行控制，从而选择所需的射频频段。

  RTL-SDR输出I和Q分支的基带样本。一旦由RTL-SDR输出，这些IQ样本就可以通过RTL-SDR硬件支持包引入到MATLAB和Simulink中，在这里可以创建“基带DSP”部分的设计来实现SDR接收器的最后阶段。RTL-SDR输出的样本是8位定点格式，但在MATLAB或Simulink中设计的系统可以使用浮点算法实现。

中频数字接收机

射频（零中频）数字接收机

R820T/RTL2832U RTL-SDR内部结构的框图

  在RT–LSDR上执行的主要阶段的信号处理流程图。如果使用压控振荡器（VCO），则进入调谐器的射频信号被下变频至低电平。VCO是可编程的，通过内部集成电路（I²C）接口由RTL2832U控制。在主动增益控制（AGC）级之后，该级动态地调整输入信号的幅度以适应装置的工作范围[39]，然后需要将IF信号降到基带。这样做的经典方法是将中频信号通过一个抗混叠滤波器，用ADC对输出进行采样，然后使用正交数控振荡器（NCOs）将其下变频到基带（即在中频频率上振荡的正弦和余弦）。
当RTL2832U按其设计运行时，该基带的IQ数据将被DVB-T解调，并且MPEG2-TS（运动图像专家组传输流）视频流将通过设备的USB接口输出。然而，当它处于“测试模式”时，跳过最终解调阶段，而是输出8位基带IQ数据。