DRC：SMD PIN to route keepout spacing间距错误

最新推荐文章于 2024-07-28 19:34:32 发布
最新推荐文章于 2024-07-28 19:34:32 发布
阅读量3.4k 收藏 14
点赞数 2
分类专栏： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013694795/article/details/123273761
版权

DRC 消除错误 设计规则检查 电路板设计 pintoroutekeepout
关键词由CSDN通过智能技术生成

消除该DRC方法：
第一步：

第二步：
将Design modes中的pin to route keepout 关闭
在这里插入图片描述

路人甲也有人爱
关注
专栏目录
Allegro DRC 错误代码释义
11-13
Allegro DRC 错误代码释义 cadence Comtech
cadence的SMD pin to SMD pin spacing问题(元件本身的引脚间距过小造成的DRC错误)
qq_45138815的博客
09-16 8140
文章目录前言一、解决方法总结 前言 在用allegro绘制PCB的时候，明明已经规定好间距，结果莫名奇妙的报DRC错误，而且还是同一个元器件。真服了。 就像下面这个。 然后参考了网上的解决方法，不知道是不是版本问题，没有所说的选项。 有兴趣的可以看一下 Allegro消除元件本身的引脚间距过小造成的DRC错误 我用的版本candence 17.2 一、解决方法 我也是找了好久才解决，就是在我们规则设计检查这里，不勾选这一项，其他的一样的道理。我的错误是SMD pin to SMD pin spacin.
Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法
weixin_47183491的博客
02-09 1万+
Allegro中设置让Route Keepout区域允许布线或打过孔，去除DRC:“Line to Route Keepout Spacing”的方法
解决allegro KV 报错 Thru Via to Route Keepin Spacing
weixin_43295247的博客
04-03 467
有过孔在keepin范围之外了。
ALLEGRO 问题累积
transistor0的专栏
11-22 4180
Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置 的板子，看着难受就可以直接读入自己的文件改变设置了 A:16.2版本的可以这样做：file->export->parameters, 选中颜色就行了，其它的参数一样可以保存。 Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线 A: ROUTE –GLOSS—PARAMETERS—CONVERT C
cadence SPB17.4 - allegro - DRC error “Line to SMD Pin Same Net Spaing“
最新发布
谢绝(无视)留言与私信
07-28 592
铺铜前DRC正确。铺铜后，报错 = DRC error “Line to SMD Pin Same Net Spaing”
altium designer PCB封装内部间距报错解决方法
qq_41560052的博客
08-09 2166
第一步：选中报错的线条，选择相似对象，找出与之一样的线条。注意勾选下方的创建表达式。原本是封装正常要求设计，结果DRC一直报错。第二步：打开PCB Filter，创建规则。第五步：重新DRC查看结果。问题1、封装内部报错？
DRC错误： package to package spacing
sdd_xuewuzhijing的博客
07-15 4936
package to package spacing DRC错误：     错误显示：在DRC Report中或P-P中提示： package to package spacing ：required value：0mil；Actual Value：100mil。     错误表示：元件到元件的距离不满足约束条件。实际上约束条件为0mil，本身就不对。实际影响不大，可以忽略。     解决：
allegroDRC错误：Package to Room Spacing (-681.00 -410.00) 0 MIL 2015.57 MIL NONE DESIGN
qq_45357499的博客
11-25 916
使用allegro的时候出现很多如下DRC错误：Package to Room Spacing (-681.00 -410.00) 0 MIL 2015.57 MIL NONE DESIGN.....
CADENCE DRC错误代码
11-15
设计原理图时出现的常见的DRC错误及解决办法
ALLEGRO中常见的DRC错误代码意思.doc
09-28
ALLEGRO 中常见的 DRC 错误代码意思 ...* Test Via to Route Keepout Spacing：Test Via 在 Route Keepout 之 ALLEGRO 中的 DRC 错误代码是设计师在设计过程中需要遵守的规则和限制，以确保设计的可制造性和可靠性。
allegro设计PCB操作（记录用）
qq_41226402的博客
09-17 3938
allegro初学者，记录PCB设计的过程和问题
DRC：End of line spacing
m0_61544122的博客
08-31 1498
end of line spacing与diff net via_cut spacing都代表着一类drc问题，根据tech file的相关约束确定具体的spacing要求。 end of line spacing指的是end of line edge与相邻的同层金属的spacing要求，其中end of line edge定义为两个相邻凸角的公共边宽度小于阈值时被称为end of line edge，如下图所示，此时end of line edge所在的金属线就被称为end of line wire。
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）
刘小同学的博客
12-09 4769
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空，为了控制阻抗来参考第三层，这时就会在新建封装添加Route Keepout或者Via Keepout，焊盘的次表层就会自动避让铜皮。
【Altium Designer21】DRC规则检查、错误、设置简析
热门推荐
wsq_666的博客
09-16 3万+
用Altium Designer21绘制完PCB后，会进行DRC检查，然后会提示一些问题，现在就可能出现的一些问题做一下总结，方便日后回看。 1. Clearance Constraint (Gap=10mil) (All),(All) 间隙约束，也就是约束PCB中的电气间距，比如阻容各类元件的焊盘间距小于规则中的设定值，即报警。 规则设置如下： 如上图的表中，可以分别设置走线（Track）、贴片焊盘（SMD Pad）、通孔焊盘（TH Pad）、过孔（Via）、覆铜（Copper）、丝印字符（Text）
添加Route keepout（不允许布线区域）(Allegro)
weixin_39250196的博客
01-31 3224
2. 3.再用坐标画圆、定半径
ALLEGRO使用（V16.2）-DRC错误代码对照
周勇胜的Blog
05-31 1万+
<br /><br /><br />代码<br /><br />相关对象<br /><br />说明<br /><br />单一字符代码<br /><br />L<br />Line<br />走线<br /><br /><br />P<br />Pin<br />元件脚<br /><br /><br />V<br />Via<br />贯穿孔<br /><br /><br />K<br />Keep in/out<br />允许区域/禁止区域<br /><br /><br />C<br />Compone
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值