《操作系统——精髓与设计原理(第八版)》复习题抄录

手敲一遍,便于记忆;记录下来,便于复习。

第一部分 背景知识

第1章 计算机系统概述

1.1 列出并简要定义计算机的4个主要组成部分。

答:
处理器(Processor):控制计算机的操作,执行数据处理功能。
内存(Main Memory):存储数据和程序。
输入/输出模块(I/O modules):在计算机和外部环境之间移动数据。
系统总线(System bus):在处理器、内存和输入/输出模块间提供通信的设施。

1.2 定义处理器寄存器的两种主要类别。

答:地址寄存器(Address Register) 用于确定下一次读/写的存储器地址(MAR)或确定一个特定的输入/输出设备(I/O AR);缓冲寄存器(Buffer Register) 存放要写入存储器的数据或从存储器中读取的数据(MBR),或在输入/输出模块和处理器间交换数据(I/O BR)。

1.3 一般而言,一条机器指令能指定的4种不同操作是什么?

答:
处理器-存储器:数据可以从处理器传送到存储器,或从存储器传送到处理器。
处理器-I/O:通过处理器和I/O模块间的数据传送,数据可以输出到外部设备,或从外部设备向处理器输入数据。
数据处理:处理器可以执行很多与数据相关的算术操作或逻辑操作。
控制:某些指令可以改变执行顺序。

1.4 什么是中断?

答:允许其他模块(I/O、存储器)中断处理器正常处理过程的机制。

1.5 多个中断的处理方式是什么?

答:处理多个中断有两种方法。第一种方法是正在处理一个中断时,禁止再发生中断(如果在这期间发生了中断,通常中断保持挂起,当处理器再次允许中断时,再由处理器检查);第二种方法是定义中断优先级。允许高优先级中断打断低优先级中断的运行。

1.6 内存层次各个元素间的特征是什么?

答:容量较大、价格较低的慢速存储器是容量较小、价格较高的后备快速存储器。

1.7 什么是高速缓存?

答:在处理器和内存之间的一个容量小且速度快的存储器。

1.8 多处理器系统和多核系统的区别是什么?

答(个人理解):多处理器系统的处理器间要通过系统总线等方式进行互连,而多核系统将处理器(“核”)组装在同一块硅(“片”)上,可以使用快速通道互连(Quick Path Interconnect, QPI) 等方式高速通信。

1.9 空间局部性和时间局部性的区别是什么?

答:空间局部性(spatial locality) 指涉及多簇存储器单元的执行趋势,这反映了处理器顺序访问指令的倾向,同时也反映了程序顺序访问数据单元的倾向,如处理数据表。时间局部性(temporal locality) 指处理器访问最近使用过的存储器单元的趋势,例如在执行一个循环时,处理器重复执行相同的指令集合。

1.10 开发空间局部性和时间局部性的策略是什么?

答:时间局部性是通过将近来使用的指令和数据值保存到高速缓存中并使用高速缓存的层次结构实现的;空间局部性通常是使用较大的高速缓存并将预取机制集成到高速缓存控制逻辑中实现的。

第2章 操作系统概述

2.1 操作系统设计的三个目标是什么?

答:
方便:操作系统使计算机更易于使用。
有效:操作系统允许以更有效的方式使用计算机系统资源。
扩展能力:在构造操作系统时,应允许在不妨碍服务的前提下,有效地开发、测试和引入新的系统功能。

2.2 什么是操作系统的内核?

答:内核程序包含操作系统中最常使用的功能,如单体内核的调度、文件系统、网络、设备管理器、存储管理等和微内核的地址空间、进程间通信和基本的调度。

2.3 什么是多道程序设计?

答:多道程序设计允许处理器同时处理多个批作业,还可处理多个交互作业。

2.4 什么是进程?

答:关于进程的定义有很多,如下所示:

  • 一个正在执行的程序。
  • 计算机中正在运行的程序的一个实例。
  • 可分配给处理器并由处理器执行的一个实体。
  • 由一个单一顺序线程、一个当前状态和一组相关的系统资源所表征的活动单元。

2.5 操作系统是怎样使用进程上下文的?

答:操作系统给每个进程(包含程序、数据和上下文信息)分配了一块存储器区域,并且在由操作系统建立和维护的进程表中进行记录。进程表包含记录每个进程的表项,表项内容包括指向包含进程的存储块地址的指针,还包括该进程的部分或全部上下文。执行上下文的其余部分存放在别处,可能和进程本身保存在一起,通常还可能保存在内存中的一块独立区域。进程索引寄存器(process index register)包含当前正在控制处理器的进程在进程表中的索引。程序计数器(program counter)指向该进程中下一条待执行的指令。基址寄存器(base register)和界限寄存器(limit register)定义该进程所占据的存储器区域:基址寄存器中保存该存储器区域的开始地址,界限寄存器中保存该区域的大小(以字节或字为单位)。程序计数器和所有数据引用相对于基址寄存器来解释,且不能超过界限寄存器中的值,因此可以保护内部进程间不会相互干涉。
进程切换过程包括保存当前进程的上下文和载入切换到的进程的上下文。

2.6 列出并简要介绍操作系统的5种典型存储管理职责。

答:
进程隔离:操作系统必须保护独立的进程,防止互相干扰各自的存储空间,包括数据和指令。
自动分配和管理:程序应该根据需要在存储层次间动态地分配,分配对程序员是透明的。
支持模块化程序设计:程序员应该能够定义程序模块,并动态的创建、销毁模块,动态地
改变模块的大小。
保护和访问控制:不论在存储层次中的哪一级,存储器的共享都会产生一个程序访问另一个程序存储空间的潜在可能性。当某个特定的应用程序需要共享时,这是可取的。但在其他时候,它可能会威胁到程序的完整性,甚至威胁到操作系统本身。操作系统必须允许一部分内存可以由各种用户以各种方式进行访问。
长期存储:许多应用程序需要在计算机关机后长时间地保存信息。

2.7 实地址和虚地址的区别是什么?

答:程序通过虚地址(virtual address)访问字,虚地址由页号和页中的偏移量组成。进程的每页都可置于内存中的任何地方,分页系统提供了程序中使用的虚地址和内存中的实地址(real address)或物理地址之间的动态映射。

2.8 描述时间片轮转调度技术。

答:依次给队列中的每个进程分配一定的时间。

2.9 解释单体内核和微内核的区别。

答:单体内核(monolithic kernel)提供操作系统应提供的多数功能,包括调度、文件系统、网络、设备驱动器、存储管理等。典型情况下,这个大内核是作为一个进程来实现的,所有元素都共享相同的地址空间。微内核体系结构(microkernel architecture)只给内核分配一些最基本的功能,包括地址空间、进程间通信(Inter Process Communication, IPC)和基本的调度。

2.10 什么是多线程?

答:多线程(multithreading)技术是指把执行一个应用程序的进程划分为可以同时运行的多个线程。

2.11 列出对称多处理操作系统设计时要考虑的关键问题。

答:
并发进程或线程
调度
同步
内存管理
可靠性和容错性

第二部分 进程

第3章 进程描述和控制

3.1 什么是指令跟踪?(注:英文原版问题是“What is an instruction trace?”,所以问题翻译成“什么是指令轨迹?”更恰当)

答:列出为进程执行的指令序列,可描述单个进程的行为,这样的序列称为进程轨迹(trace)。

3.2 哪些常见会触发进程的创建?

答:
(1)新的批处理作业。(磁带或磁盘中的批处理作业控制流通常会提供给操作系统。当操作系统准备接收新工作时,将读取下一个作业控制命令。)
(2)交互登录。(终端用户登录到系统。)
(3)未提供服务而由操作系统创建。(操作系统可以创建一个进程,代表用户程序执行一个功能,使用户无须等待(如控制打印的进程)。)
(4)由现有进程派生。(基于模块化的考虑或开发并行性,用户程序可以指示创建多个进程。)

3.3 简要定义图3.6所示进程模型中的每种状态。

图3.6
答:
运行态: 进程正在运行。
就绪态: 进程做好了准备,只要有机会就开始运行。
阻塞/等待态: 进程在某些事件发生前不能执行,如I/O操作完成。
新建态: 刚刚创建的进程,操作系统还未把它加入可执行进程组,它通常是进程控制块已经创建但还未加载到内存中的新进程。
退出态: 操作系统从可执行进程组中释放出的进程,要么它自身已停止,要么它因某种原因被取消。

3.4 抢占一个进程是什么意思?

答:一般来说,抢占定义为收回一个进程正在使用的资源。假设进程A以一个给定的优先级运行,而具有更高优先级的进程B正处于阻塞态。如果操作系统知道进程B等待的事件已发生,则将进程B转换到就绪态,然后因为优先级的原因中断进程A的执行,将处理器分派给进程B,此时我们说操作系统抢占(preempted)了进程A。此时,资源就是处理器本身。进程正在执行并且可以继续执行,但由于其他进程需要执行而被抢占。

3.5 什么是交换,其目的是什么?

答:即把内存中某个进程的一部分或全部移到磁盘中,目的是操作系统需要释放足够的内存空间,以调入并执行处于就绪态的进程。

3.6 为何图3.9(b)中有两个阻塞态?

图3.9
答:若没有就绪进程,则至少换出一个阻塞进程,以便为另一个未阻塞进程腾出空间。即使有可用的就绪态进程,也能完成这种转换。若操作系统需要确定当前正运行的进程,或就绪进程为了维护基本的性能而需要更多的内存空间,则会挂起一个阻塞的进程。

3.7 列出挂起态进程的4个特点。

答:
(1)该进程不能立即执行。
(2)该进程可能在也可能不在等待一个事件。若在等待一个事件,那么阻塞条件不依赖于挂起条件,阻塞事件的发生不会使进程立即执行。
(3)为阻止该进程执行,可通过代理使其置于挂起态,代理可以是进程本身,也可以是父进程或操作系统。
(4)除非代理显式地命令系统进行状态转换,否则该进程无法从这一状态转移。

3.8 操作系统会为哪类实体维护信息表?

答:操作系统构建并维护其管理的每个实体的信息表,即内存、I/O、文件和进程。

3.9 列出进程控制块中的三类信息。

答:进程标识信息、处理器状态信息、进程控制信息。

3.10 为什么需要两种模式(用户模式和内核模式)

第一章 计算机系统概述 复习题: 1.1、 列出并简要地定义计算机的四个主要组成部分。 答:主存储器,存储数据和程序;算术逻辑单元,能处理二进制数据;控制单元,解读存储器中的指令并且使他们得到执行;输入/输出设备,由控制单元管理。 1.2、 定义处理器寄存器的两种主要类别。 答:用户可见寄存器:优先使用这些寄存器,可以使机器语言或者汇编语言的程序员减少对主存储器的访问次数。对高级语言而言,由优化编译器负责决定把哪些变量应该分配给主存储器。一些高级语言,如C语言,允许程序言建议编译器把哪些变量保存在寄存器中。 控制和状态寄存器:用以控制处理器的操作,且主要被具有特权的操作系统例程使用,以控制程序的执行。 1.3、 一般而言,一条机器指令能指定的四种不同操作是什么? 答:这些动作分为四类:处理器-寄存器:数据可以从处理器传送到存储器,或者从存储器传送到处理器。处理器-I/O:通过处理器和I/O模块间的数据传送,数据可以输出到外部设备,或者从外部设备输入数据。数据处理,处理器可以执行很多关于数据的算术操作或逻辑操作。控制:某些指令可以改变执行顺序。 1.4、 什么是中断? 答:中断:其他模块(I/O,存储器)中断处理器正常处理过程的机制。 1.5、 多中断的处理方式是什么? 答:处理多中断有两种方法。第一种方法是当正在处理一个中断时,禁止再发生中断。第二种方法是定义中断优先级,允许高优先级的中断打断低优先级的中断处理器的运行。 1.6、 内存层次的各个元素间的特征是什么? 答:存储器的三个重要特性是:价格,容量和访问时间。 1.7、 什么是高速缓冲存储器? 答:高速缓冲存储器是比主存小而快的存储器,用以协调主存跟处理器,作为最近储存地址的缓冲区。 1.8、 列出并简要地定义I/O操作的三种技术。 答:可编程I/O:当处理器正在执行程序并遇到与I/O相关的指令时,它给相应的I/O模块发布命令(用以执行这个指令);在进一步的动作之前,处理器处于繁忙的等待中,直到该操作已经完成。中断驱动I/O:当处理器正在执行程序并遇到与I/O相关的指令时,它给相应的I/O模块发布命令,并继续执行后续指令,直到后者完成,它将被I/O模块中断。如果它对于进程等待I/O的完成来说是不必要的,可能是由于后续指令处于相同的进程中。否则,此进程在中断之前将被挂起,其他工作将被执行。直接存储访问:DMA模块控制主存与I/O模块间的数据交换。处理器向DMA模块发送一个传送数据块的请求,(处理器)只有当整个数据块传送完毕后才会被中断。 1.9、 空间局部性和临时局部性间的区别是什么? 答:空间局部性是指最近被访问的元素的周围的元素在不久的将来可能会被访问。临时局部性(即时间局部性)是指最近被访问的元素在不久的将来可能会被再次访问。 1.10、 开发空间局部性和时间局部性的策略是什么? 答:空间局部性的开发是利用更大的缓冲块并且在存储器控制逻辑中加入预处理机制。时间局部性的开发是利用在高速缓冲存储器中保留最近使用的指令及数据,并且定义缓冲存储的优先级。 习题: 1.1、图1.3中的理想机器还有两条I/O指令: 0011 = 从I/O中载入AC 0111 = 把AC保存到I/O中 在这种情况下,12位地址标识一个特殊的外部设备。请给出以下程序的执行过程(按照图1.4的格式): 1. 从设备5中载入AC。 2. 加上存储器单元940的内容。 3. 把AC保存到设备6中。 假设从设备5中取到的下一个值为3940单元中的值为2。 答案:存储器(16进制内容):300:3005;301:5940;302:7006 步骤1:3005->IR;步骤2:3->AC 步骤3:5940->IR;步骤4:3+2=5->AC 步骤5:7006->IR:步骤6:AC->设备 6 1.2、本章中用6步来描述图1.4中的程序执行情况,请使用MAR和MBR扩充这个描述。 答案:1. a. PC中包含第一条指令的地址300,该指令的内容被送入MAR中。 b. 地址为300的指令的内容(值为十六进制数1940)被送入MBR,并且PC增1。这两个步骤是并行完成的。 c. MBR中的值被送入指令寄存器IR中。 2. a. 指令寄存器IR中的地址部分(940)被送入MAR中。 b. 地址940中的值被送入MBR中。 c. MBR中的值被送入AC中。 3. a. PC中的值(301)被送入MAR中。 b. 地址为301的指令的内容(值为十六进制数5941)被送入MBR,并且PC增1。 c. MBR中的值被送入指令寄存器IR中。 4. a. 指令寄存器IR中的地址部分(941)被送入MAR中。 b. 地址941中的值被送入MBR中。 c. AC中以前的内容和地址为941的存储单元中的内容相加,结果保存到AC中。 5. a. PC中的值(302)被送入MAR中。 b. 地址为302的指令的内容(值为十六进制数2941)被送入MBR,并且PC增1。 c. MBR中的值被送入指令寄存器IR中。 6. a. 指令寄存器IR中的地址部分(941)被送入MAR中。 b. AC中的值被送入MBR中。 c. MBR中的值被存储到地址为941的存储单元之中。 1.4、假设有一个微处理器产生一个16位的地址(例如,假设程序计数器和地址寄存器都是16位)并且具有一个16位的数据总线。 a.如果连接到一个16位存储器上,处理器能够直接访问的最大存储器地址空间为多少? b.如果连接到一个8位存储器上,处理器能够直接访问的最大存储器地址空间为多少? c.处理访问一个独立的I/O空间需要哪些结构特征? d.如果输入指令和输出指令可以表示8位I/O端口号,这个微处理器可以支持多少8位I/O端口? 答案:对于(a)和(b)两种情况,微处理器可以直接访问的最大存储器地址空间为216 = 64K bytes;唯一的区别是8位存储器每次访问传输1个字节,而16位存储器每次访问可以传输一个字节或者一个16位的字。对于(c)情况,特殊的输入和输出指令是必要的,这些指令的执行体会产生特殊的“I/O信号”(有别于“存储器信号”,这些信号由存储器类型指令的执行体产生);在最小状态下,一个附加的输出针脚将用来传输新的信号。对于(d)情况,它支持28 = 256个输入和28 = 256个输出字节端口和相同数目的16位I/O端口;在任一情况, 一个输入和一个输出端口之间的区别是通过被执行的输入输出指令所产生的不同信号来定义的。 1.5、考虑一个32位微处理器,它有一个16位外部数据总线,并由一个8MHz的输入时钟驱动。假设这个微处理器有一个总线周期,其最大持续时间等于4个输入时钟周期。请问该微处理器可以支持的最大数据传送速度为多少?外部数据总线增加到21位,或者外部时钟频率加倍,哪种措施可以更好地提高处理器性能?请叙述你的设想并解释原因。 答案:时钟周期=1/(8MHZ)=125ns 总线周期=4×125ns=500ns 每500ns传输2比特;因此传输速度=4MB/s 加倍频率可能意味着采用了新的芯片制造技术(假设每个指令都有相同的时钟周期数);加倍外部数据总线,在芯片数据总线驱动/锁存、总线控制逻辑的修改等方面手段广泛(或许更新)。在第一种方案中,内存芯片的速度要提高一倍(大约),而不能降低微处理器的速度;第二种方案中,内存的字长必须加倍,以便能发送/接受32位数量。 1.6、考虑一个计算机系统,它包含一个I/O模块,用以控制一台简单的键盘/打印机电传打字设备。CPU中包含下列寄存器,这些寄存器直接连接到系统总线上: INPR:输入寄存器,8位 OUTR:输出寄存器,8位 FGI:输入标记,1位 FGO:输出标记,1位 IEN:中断允许,1位 I/O模块控制从打字机中输入击键,并输出到打印机中去。打字机可以把一个字母数字符号编码成一个8位字,也可以把一个8位字解码成一个字母数字符号。当8位字从打字机进入输入寄存器时,输入标记被置位;当打印一个字时,输出标记被置位。 a. 描述CPU如何使用这4个寄存器实现与打字机间的输入/输出。 b. 描述通过使用IEN,如何提高执行效率? 答案:a.来源于打字机的输入储存在INPR中。只有当FGI=0时,INPR才会接收来自打字机的数据。当数据接收后,被储存在INPR里面,同时FGI置为1。CPU定期检查FGI。如果FGI=1,CPU将把INPR里面的内容传送至AC,并把FGI置为0。 当CPU需要传送数据到打字机时,它会检查FGO。如果FGO=0,CPU处于等待。如果FGO=1,CPU将把AC的内容传送至OUTER并把FGO置为0。当数字符号打印后,打字机将把FGI置为1。 b.(A)描述的过程非常浪费。速度远高于打字机的CPU必须反复不断的检查FGI和FGO。如果中断被使用,当打字机准备接收或者发送数据时,可以向CPU发出一个中断请求。IEN计数器可以由CPU设置(在程序员的控制下)。 1.7、实际上在所有包括DMA模块的系统中,DMA访问主存储器的优先级总是高于处理器访问主存储器的优先级。这是为什么? 答案:如果一个处理器在尝试着读或者写存储器时被挂起, 通常除了一点轻微的时间损耗之外没有任何危害。但是,DMA可能从或者向设备(例如磁盘或磁带)以数据流的方式接收或者传输数据并且这是不能被打断的。否则,如果DMA设备被挂起(拒绝继续访问主存),数据可能会丢失。 1.9、一台计算机包括一个CPU和一台I/O设备D,通过一条共享总线连接到主存储器M,数据总线的宽度为1个字。CPU每秒最多可执行106条指令,平均每条指令需要5个机器周期,其中3个周期需要使用存储器总线。存储器读/写操作使用1个机器周期。假设CPU正在连续不断地执行后台程序,并且需要保证95%的指令执行速度,但没有任何I/O指令。假设1个处理器周期等于1个总线周期,现在要在M和D之间传送大块数据。 a.若使用程序控制I/O,I/O每传送1个字需要CPU执行两条指令。请估计通过D的I/O数据传送的最大可能速度。 b.如果使用DMA传送,请估计传送速度。 答案:a.处理器只能分配5%的时间给I/O.所以最大的I/O指令传送速度是10e6×0.05=50000条指令/秒。因此I/O的传送速率是25000字/秒。 b.使用DMA控制时,可用的机器周期下的数量是 10e6(0.05×5+0.95×2)=2.15×10e6 如果我们假设DMA模块可以使用所有这些周期,并且忽略任何设置和状态检查时间,那么这个值就是最大的I/O传输速率。 1.10、考虑以下代码: for ( i = 0;i < 20;i++) for (j = 0;j < 10;j++) a[i] = a[i]*j a. 请举例说明代码中的空间局部性。 b. 请举例说明代码中的时间局部性。 答案:a.读取第二条指令是紧跟着读取第一条指令的。 b.在很短的间歇时间内, a[i]在循环内部被访问了十次。 1.11、请将附录1A中的式(1.1)和式(1.2)推广到n级存储器层次中。 答案:定义: Ci = 存储器层次i上每一位的存储单元平均花销 Si = 存储器层次i的规模大小 Ti = 存储器层次i上访问一个字所需时间 Hi = 一个字在不高于层次i的存储器上的概率 Bi = 把一个数据块从层次i+1的存储器上传输到层次i的存储器上所需时间 高速缓冲存储器作为是存储器层次1;主存为存储器层次2;针对所有的N层存储器层以此类推。有: Ts的引用更复杂,我们从概率论入手:所期望的值 ,由此我们可以写出: 我们需要清楚如果一个字在M1(缓存)中,那么对它的读取非常快。如果这个字在M2而不在M1中,那么数据块需要从M2传输到M1中,然后才能读取。因此,T2 = B1+T1 进一步,T3 = B2+T2 = B1+B2+T1 以此类推: 所以, 但是, 最后, 1.12、考虑一个存储器系统,它具有以下参数: Tc = 100 ns Cc = 0.01 分/位 Tm = 1200 ns Cm = 0.001 分/位 a.1MB的主存储器价格为多少? b.使用高速缓冲存储器技术,1MB的主存储器价格为多少? c.如果有效存取时间比高速缓冲存储器存取时间多10% ,命中率H为多少? 答案:a.价格 = Cm×8×106 = 8×103 ¢ = $80 b.价格 = Cc×8×106 = 8×104 ¢ = $800 c.由等式1.1知:1.1×T1 = T1+(1-H)T2 (0.1)(100) = (1-H)(1200) H=1190/1200 1.13、一台计算机包括包括高速缓冲存储器、主存储器和一个用做虚拟存储器的磁盘。如果要存取的字在高速缓冲存储器中,存取它需要20ns;如果该字在主存储器中而不在高速缓冲存储器中,把它载入高速缓冲存储器需要60ns(包括最初检查高速缓冲存储器的时间),然后再重新开始存取;如果该字不在主存储器中,从磁盘中取到内存需要12ms,接着复制到高速缓冲存储器中还需要60ns,再重新开始存取。高速缓冲存储器的命中率为0.9,主存储器的命中率为0.6,则该系统中存取一个字的平均存取时间是多少(单位为ns)? 答案:有三种情况需要考虑: 字所在的位置 概率 访问所需时间(ns) 在缓存中 0.9 20 不在缓存,在主存中 (0.1)(0.6)= 0.06 60+20 = 80 不在缓存也不在主存中 (0.1)(0.4)= 0.04 12ms+60+20 = 12,000,080 所以平均访问时间是: Avg = (0.9)(20) + (0.06)(80) + (0.04)(12000080) = 480026 ns 1.14、假设处理器使用一个栈来管理过程调用和返回。请问可以取消程序计数器而用栈指针代替吗? 答案:如果栈只用于保存返回地址。或者如果栈也用于传递参数,这种方案只有当栈作为传递参数的控制单元而非机器指令时才成立。这两种情况下可以取消程序计数器而用栈指针代替。在后者情况中,处理器同时需要一个参数和指向栈顶部的程序计数器。
评论 3
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值