【数电】如何使用74LS112（或74LS74）构成一个十四分频器（模七计数器）

IT精英们，大家都学过数字电子技术吧，尽管这东西没用，不过这些基础课程对思维的培养还是很有好处的，我不爱上课，但不代表我不喜欢数电。我们实验课老师为了加强实验难度，把实验题改掉了，用74LS112(或者74LS74)设计一个十四分频器（原来是十六分频器）。我稍微思考了一下，其实挺简单的。

用JK触发器，D触发器，做2的幂数的分频器是很简单的，只要学过数电基本上都会。2分频，4分频，8分频，16分频，堆叠触发器即可。但是稍有变化，要得到其他倍数的分频器，孩纸们都纳闷了。其实，触发器堆叠起来组成分频器有个特点，把靠近初始信号源的触发器视作低位，远离时钟源的末尾信号源视作高位，看成一个二进制数。例如是8分频器，有3个JK触发器。3个触发器的Q输出端排列成的数字随着信号源的上升沿（下降沿）不断产生，这个二进制数是：（末端）000（前端），001，010，011，100，101，110，111，回到000是一个八进制计数器。我现在要组成十四分频，只要得到了七分频，再二分频就可以了。因此，问题归结为得到一个七进制的计数器。七进制的本质是什么呢？当这个三位二进制数达到110时，再进一位不出现111，而是自动归零。废话少说，如何实现？只要把三个分频器的输出端，与非后，送入三个触发器的CLR端，清空三个触发器的Q存储