source insight 支持verilog 及使用技巧

最新推荐文章于 2024-03-21 16:03:05 发布
最新推荐文章于 2024-03-21 16:03:05 发布
阅读量1.1w 收藏 23
点赞数 3
分类专栏： 工具 文章标签： source insight verilog 使用技巧
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u014416516/article/details/50754459
版权

安装

1.首先到官网下载clf文件

http://www.sourceinsight.com/public/languages/

2.配置source insight

以前有的先删除

Options -> Preferences... -> Languages -> 选择“verilog Custom” -> Delete

然后添加clf文件

Options -> Preferences... -> Languages -> Import... ->*.clf


这样，在左侧栏中就出现了“Verilog Custom”

3.增加类型

Options -> Document Options... -> Add Type...  

然后输入Verilog，在File filter中填入" *.v ",在下面的Language中选择 “Verilog Custom”,最后选中“Include when adding to projects”和“Symbol Window”。关闭窗口即设置完成



使用技巧

1.高亮显示选中的变量

选中一个变量后，按 shift + F8 可以使变量高亮为黄色，很方便！

2.解决source insight 字帖不等宽问题
source insight 默认字体是VERDANA，虽然看着美观，但是字体不等宽，使得长度相同的字符串显示等长
例如：
llllll
LLLLLL
都是6个字符，但长度差很多，建议改成Courier New，虽然看着不如VERDANA字体美观，但是代码看着比较整齐



待续。。。 。。。




Sgtrs
关注
  • 3
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
Source Insight官方Verilog,MATLAB,Python,ARM和PHP配置文件
02-27
用于设置Soruce Insight兼容Verilog、MATLAB、Python、ARM和PHP工程语言插件
Verilog代码美化工具(istyle 1.20), 内含C++源代码
08-27
Verilog Source Code Formatter -- iStyle 1.20 The C++ source code can be compile by gcc on linux and win32. Used from the command line: Usage : iStyle [options] OriginalSourceFile [...] example: iStyle --style=kr /*.v
sublime配置及使用技巧，赶紧学习一下
m0_60634927的博客
03-21 1005
除了简历做到位，面试题也必不可少，整理了些题目，前面有117道汇总的面试到的题目，后面包括了HTML、CSS、JS、ES6、vue、微信小程序、项目类问题、笔试编程类题等专题。开源分享：【大厂前端面试题解析+核心总结学习笔记+真实项目实战+最新讲解视频】开源分享：【大厂前端面试题解析+核心总结学习笔记+真实项目实战+最新讲解视频】
sourceInsight支持verilogHDL插件
07-27
可以让sourceInsight支持verilog，很好用，内涵插件，安装方法，演示代码。具体效果，参考我的博客。
大名鼎鼎的源代码编写神器SourceInsight3.5，内含注册码，并送Verilogt和VHDL支持扩展包
07-20
大名鼎鼎的源代码编写神器，内含注册码，并送Verilog和VHDL支持扩展包，语法着色功能超强
让Souce Insight支持多种语言的语法高亮：Python,Ruby,ARM汇编,windows脚本文件（bat/batch），PPC，SQL，TCL，Delphi等
学习的专栏
06-06 2537
转载：http://www.crifan.com/source_insight_support_highlight_for_python_ruby_arm_batch_ppc_sql_tcl_delphi/ 【问题】 用Souce Insight建立了一个项目，添加了一堆python的*.py文件后，发现当前不支持Python的语法高亮： 所以想要使得SI支持Py
verilog工程的编辑工具source InSight
坚持
07-16 4073
1.1sourceInSight是开发C语言的编辑工具。其中对于逻辑引用、调用关系、高亮等功能很好用，在看verilog代码也能起到一定作用，所以将SourceInSight应用于verilog代码编辑。下面是配置方法，首先下载source Insight，我用的版本是3.5。 2.1下载对应的clf文件 官网链接： http://www.sourceinsight.com/publ
source insight对于verilog的一些小技巧
christian_J的专栏
07-11 817
1. verilog的begin else 与 if不同颜色 通过设置不同的颜色，更好的区分if后面你的语句，操作方法是： begin上面右键，选择File Type and Language->Syntax Keyword List修改关键字与对应的类别和颜色。
source insight研究——配置篇
热门推荐
12-13 2万+
用si有好几年了，零零散散也累积了不少心得，但总觉得还有一些内容是不知道的，所以今天干脆来个大清扫，把所有的选项都研究一遍，并把自认为有用的内容在这里整理一下。si的主要配置都在Options->Perferences菜单里，1、GeneralProject File Synchronization->Remove missing file from project选上可以避免因文件找不到而弹出错
Source insight 官方verilog语言插件
willis
04-15 3881
Custom Language files for adding new language support to Source Insight.0 F. @# R- E   a* }. h9 s To import a custom language file into Source Insight: 1. Select Options > Preferences. Click the Lan
source insight verilog配置文件
09-07
source insight软件的verilog配置文件，支持宏定义
SourceInsight
03-23
最好的源码阅读编辑工具,带序列码的 最好的源码阅读编辑工具,带序列码的 最好的源码阅读编辑工具,带序列码的
VerilogProjects:所有使用Verilog HDL的项目
03-14
VerilogProjects:所有使用Verilog HDL的项目
verilog source insight插件
09-23
verilog source insight插件
珍藏原创制作的SourceInsight支持Verilog和SystemVerilog语法高亮和跳转的配置文件
最新发布
05-07
原创，摸索了一整天，解决了官方verilog语言支持包的诸多问题：某些语法不能识别，变量不能高亮不能跳转，某些关键字不高亮，完美支持verilog。...至于sourceinsight中如何使用这个文件，可以在网上很容易搜到。
Source Insight 所支持的自定义语言文件
06-05
390 Asm.CLF 390 Asm.xclf 68000.CLF 68000.xclf ARM.CLF Ada Language.xclf ASN.1.xclf Bash.xclf Bash.CLF CMD Batch.CLF CMD Batch.xclf Delphi.CLF Delphi.xclf ... verilog.CLF
Verdi 打开编译工程
rcw610的专栏
05-13 2570
HDL Source文件的编译 针对Verilog文件的编译： 使用vericom工具，将verilog source文件写入一个run.f中，如： system.v pram.v TopModule.v 对于include的文件，通过+incdir+引入文件夹。 -v +文件名，表示lib的design。 invoke方式：vericom -lib <libname> -f run.f 如果verilog source文件中，包含2001的一些结构，需要加-2001 opti
深入浅出FPGA-2-让source insight 支持verilog HDL
duoerbasilu
07-27 490
引言 工欲善其事，必先利其器。最近用verilog在FPGA上做一个简易的计算器，整个工程由6个模块组成，之前写的代码都是很小的，模块也很少，一般就一两个，没感觉出别扭。但是模块多了就发现，模块之间的关系就比较复杂，例化一个module时，要反复查看模块的接口，这要反复打开关闭对应的文件，比较麻烦。我之前是做嵌入式软件的，深知一个好的代码编辑工具的重要，其中source Insight是其中的佼...
source insight verilog
11-14
Source Insight是一款常用的程序代码编辑器和浏览器工具，在软件开发中非常方便。而Verilog是一种硬件描述语言（HDL），通常用于数字电路的设计与验证。下面由我来简单介绍Source Insight在Verilog设计中的应用。 首先，Source Insight提供了强大的编辑功能，能够对Verilog代码进行高亮显示和自动补全。它支持语法检查和错误提示，有助于我们避免和修复代码中的语法错误。此外，它还可以跳转到函数或模块定义的位置，快速地定位和浏览代码。 其次，Source Insight内置了强大的代码浏览器功能。对于大型的Verilog项目，它可以方便地帮助我们理清代码的结构和层次关系。我们可以通过Source Insight查看和浏览不同模块之间的互动关系，更好地理解整个设计。 另外，Source Insight还提供了代码搜索和替换功能。这对于我们在Verilog项目中查找和替换特定的信号或模块非常有帮助。它能够快速定位代码中的变量、宏定义或模块，提高了我们的开发效率。 此外，Source Insight还支持自定义快捷键和宏的功能，可以根据个人喜好和需求进行配置，进一步提高开发效率和便利性。我们可以根据自己的习惯来设置快捷键，加快代码的编写和修改。 总的来说，Source Insight作为一个强大的代码编辑器和浏览器工具，在Verilog设计中扮演了重要的角色。它的功能和特点使得我们在Verilog项目中更加高效地编写、查看和维护代码。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值