- 博客(9)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 VCS学习笔记（四）----Makefile基本编译[2]
一、准备文件makefile内容如下简单分析下，这个工程的结构：design文件下放的是tb仿真文件和顶层模块add8.v文件lib文件夹下放的是被顶层文件所调用的add4.v和fa.v这样做的目的就是为了方便层次化管理工程。比如讲一些已经验证通过的模块，看做库文件，其他的工程文件调用这些库。（搭积木，他山之石为我所用…）二、运行编译make三、运行仿真，查看仿真结果（没有这步了）四、总结分析由于模块和仿真文件都很简，只需要分析下Makefile这里的Makefile相比于
2022-03-26 13:10:36
1221
原创 VCS学习笔记（一）----手动编译[1]
一、编写add.v和tb_add.v文件结构如下非常简单的一个模块和测试模块都非常简单。二、手动编译vcs +v2k tb_add.v add.v -LDFLAGS -Wl,--no-as-needed -debug_all运行结果如下：编译之后，文件夹中多出两个文件夹和一个simv的文件。三、运行仿真结果./simv -gui在DVE中添加WAVE，并运行仿真，得到波形图四、总结（1）手动仿真结果正确。（2）vcs 编译命令解析：+v2k ：指明是verilog语
2022-03-26 11:40:12
1257
原创 AXI总线规范（一）
**1. 什么是AXI接口AXI总线是ARM AMBA总线的一部分，ARM AMBA总线是微控制总线的一个分支。ARM AMBA总线最早是1996年发布的。第一版AXI总线首次是被包含在AMBA总线3.0中，与2003年发布的。AMBA4.0发布于2010年，其中包含了第二份主要的AXI,AXI4的版本。有三种类型AXI4接口：AXI4、AXI4-Lite、AXI-StreamAXI4:适用于高性能存储需求AXI4-LITE适用于简单、低吞吐量的存储通信，例如存入或读取控制和状态寄存器AXI-s
2022-03-09 21:53:27
226
原创 VIVADO生成bin固话FLASH
欢迎使用Markdown编辑器1.按正常流程：创建工程—>编码—>综合—>添加管脚约束—>综合—>布线—>生成bit文件。以上流程说明编码到生成bit文件没有问题。注意在“添加管教约束”文件中，添加如下代码set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]set_property CONFIG_MODE SPIx4 [current_design]set_property BITSTREA
2022-03-06 17:15:05
2333
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人