VCS学习笔记（一）----手动编译[1]

一、编写add.v和tb_add.v


文件结构如下

非常简单的一个模块和测试模块都非常简单。

二、手动编译

vcs +v2k tb_add.v add.v -LDFLAGS -Wl,--no-as-needed -debug_all

运行结果如下：

编译之后，文件夹中多出两个文件夹和一个simv的文件。

三、运行仿真结果

./simv -gui

在DVE中添加WAVE，并运行仿真，得到波形图

四、总结
（1）手动仿真结果正确。
（2）vcs 编译命令解析：
+v2k ：指明是verilog语言
-LDFLAGS -Wl,–no-as-needed：不加会出错，以后再解释；
-debug_all：调试