u014423451的博客

一、概述二、VCS流程图

一、准备文件makefile内容如下简单分析下，这个工程的结构：design文件下放的是tb仿真文件和顶层模块add8.v文件lib文件夹下放的是被顶层文件所调用的add4.v和fa.v这样做的目的就是为了方便层次化管理工程。比如讲一些已经验证通过的模块，看做库文件，其他的工程文件调用这些库。（搭积木，他山之石为我所用…）二、运行编译make三、运行仿真，查看仿真结果（没有这步了）四、总结分析由于模块和仿真文件都很简，只需要分析下Makefile这里的Makefile相比于

d

一、编写add.v和tb_add.v文件结构如下非常简单的一个模块和测试模块都非常简单。二、手动编译vcs +v2k tb_add.v add.v -LDFLAGS -Wl,--no-as-needed -debug_all运行结果如下：编译之后，文件夹中多出两个文件夹和一个simv的文件。三、运行仿真结果./simv -gui在DVE中添加WAVE，并运行仿真，得到波形图四、总结（1）手动仿真结果正确。（2）vcs 编译命令解析：+v2k ：指明是verilog语

ddd

ddddd