DDR4设计中的BANK组原理（bank group）

参考：

https://www.synopsys.com/designware-ip/technical-bulletin/ddr4-bank-groups.html

https://blog.csdn.net/hbcbgcx/article/details/85319014

 

DDR4中的BANK GROUP设计来自于GDDR5显卡设计原理。

第五版图形用双倍数据传输率存储器（Graphics Double Data Rate, version 5，简称GDDR5），是一种高性能显卡使用的同步动态随机存取存储器，专为高带宽需求计算机应用所设计。

GDDR5和GDDR4一样基于DDR3 SDRAM改造而来，基本存储器架构和DDR3相若，存储器预取也是相同的8N设置。所谓的“预取”，及存储器芯片内部的存储器数组传输率与输出/输入（I/O）访问传输率的比值，“8N”代表I/O缓冲器一次读取存储器数组中8个字的数据，提升存储器外部的传输速度。

GDDR5为了增大带宽并降低延时，避免出现GDDR4那样高带宽但高延时的情况，与DDR3相比，GDDR5显示存储器使用了DQ并行双数据总线，相当于提供了在GDDR3的基础上多加了一条通道，而GDDR3显示存储器、DDR3存储器却只有一条通道。

 

回到DRAM的技术原理，从第一代的SDRAM到第四代的DDR3可以看出，DRAM的数据带宽都是线性的增长，同时如此设计的负面影响也是显著的，数据传输延时也会显著增长。