![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog
文章平均质量分 75
芯路历程
器件转IC验证,记录学习路上的点点滴滴,好记性不如烂笔头!
展开
-
Verilog数字设计基础(3)
文章目录前言一、条件语句二、循环语句三、顺序块和并行块四、生成块五、举例前言提示:这里可以添加本文要记录的大概内容:例如:随着人工智能的不断发展,机器学习这门技术也越来越重要,很多人都开启了学习机器学习,本文就介绍了机器学习的基础内容。提示:以下是本篇文章正文内容,下面案例可供参考一、条件语句if_else语句条件语句必须在过程块语句中使用,所谓过程块语句是指由initial和always语句引导的执行语句集合,除这两种块语句引导的begin end块中可以编写条件语句外,模块中的其他地原创 2022-05-01 18:58:10 · 764 阅读 · 0 评论 -
Verilog数字设计基础(2)
文章目录前言一、模块的结构二、数据类型及其常量和变量三、运算符四、赋值语句和块语句前言提示:这里可以添加本文要记录的大概内容:例如:随着人工智能的不断发展,机器学习这门技术也越来越重要,很多人都开启了学习机器学习,本文就介绍了机器学习的基础内容。一、模块的结构Verilog 结构位于在module和endmodule声明语句之间,每个Verilog程序包括4个主要部分:端口定义、I/O说明、内部信号声明和功能定义。要点:①在Verilog模块中所有过程块(如:initial块、always原创 2022-04-29 22:53:52 · 607 阅读 · 0 评论 -
Verilog数字设计基础(1)
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录一、什么是Verilog HDL二、Verilog HDL的5种模型类型三、Verilog HDL的基本概念《Verilog数字系统设计教程》第4版——夏宇闻一、什么是Verilog HDLVerilog HDL是硬件描述语言的一种,用于数字电子系统设计。该语言允许设计者进行各种级别的逻辑设计,进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。二、Verilog HDL的5种模型类型.原创 2022-04-21 21:01:41 · 181 阅读 · 0 评论