- 博客(81)
- 资源 (2)
- 收藏
- 关注
RSS订阅
原创 PCIe-403 VU13P加速卡/算法验证板/信号处理板
PCIe-403是基于VU13P FPGA的PCIe板卡，支持PCie3.0x16和PCIe4.0x8，可以作为计算加速、算法验证、信号处理、宽带网络收发等应用场景
2024-12-28 13:35:34
784
原创 无源晶振的匹配电容设计
摘要：无源晶振电路设计需匹配负载电容CL1和CL2，以减小频率漂移并确保正确起振。计算公式为CL1=2(CL-Cs)，其中CL为晶振负载电容，Cs为寄生杂散电容（通常3pF～5pF）。以12MHz晶振为例（CL=20pF），计算得CL1=34pF，实际选用33pF常用规格电容。合理匹配电容可提高频率准确性，减少漂移。
2026-02-19 10:43:12
226
原创 STid135芯片DVB解调全国产替换
FMC-710是一款全国产化DVB解调模块，采用FPGA+宽带射频直采架构，支持2通道DVB-S/S2/S2X信号的接收与解调，可替代STid135芯片。该模块具备非标DVB信号解调、IQ数据获取、400Mbps译码吞吐率等功能，支持950-2150MHz频段、多种调制方式和纠错类型。相比STid135，FMC-710在符号率范围(64k-200Mbps)、非标DVB支持、中间数据提取等方面更具优势，同时实现100%国产化。模块支持多种数据输出格式，典型解调性能达到QPSK(1/3码率)Es/N0≥-0.8
2026-02-19 10:35:40
592
原创 复旦微JFM9RFRF3P/RF3P5G+AI（昇腾310P）全国产采集回放/信号处理模块
UDLAN-407信号处理模块采用国产化设计，基于复旦微JFM9RF系列+昇腾310P架构，支持多通道高速数据采集（最高6.5G@14bit）与回放，频率范围30MHz-6000MHz。模块具备优异射频性能，支持PCIe3.0x16、100G以太网等多种接口，可独立或协同工作。集成4个SATA3.0硬盘接口，支持卫星厘米级定位和IRIG-B码时统，内置华为欧拉系统实现AI数据处理。适用于人工智能、无线电监测、雷达信号处理等领域，具有高可靠性工业级设计，尺寸200×180/295mm（含/不含AI模块）。
2026-02-19 10:28:33
604
1
原创 国产时钟AU5615芯片调试记录
本文介绍了AU5615频率转换器的调试过程。该器件支持12路差分或24路单端输出，通过I2C/SPI接口配置。调试基于UDLAN-407平台，使用RFSOC和AI模块。重点包括：确保电源可靠；监测I2C信号和复位信号；注意设备地址配置（高4位0110，低4位由硬件决定）；验证I2C通信时序。配置时需与原理图保持一致，包括PLL选择、电源模式及GPIO功能设置。配置导出需保存json和csv文件，注意延时处理。FPGA实现采用状态机完成寄存器写入，并支持VIO读取控制。调试核心在于确保I2C通信正常和硬件配置
2026-02-19 10:19:59
516
原创 基于 XDMA 的多通道数据采集模块
摘要：本文介绍基于Qt的4通道XDMA数据采集系统设计，重点阐述数据采集流程的关键实现。系统采用双缓存区交替采集机制，通过互斥锁保证数据同步，支持动态通道使能配置。核心流程包括：硬件寄存器读写、DDR地址计算、数据块读取及缓存管理，并通过信号机制实现采集与界面刷新的解耦。系统实现了高效稳定的多通道并行数据采集，具有通道状态检测、异常处理等功能，确保数据完整性和实时性。
2026-01-17 16:59:45
788
原创 FPGA下AD采集时钟相位的调整
摘要：本文介绍了在PCIE406硬件平台（FPGA芯片xcku060）上使用Vivado2018.3进行ADC测试时，通过MMCM相位微调解决采样信号不准问题的方法。重点阐述了动态相位调整的实现过程：首先手动调整相位偏移，记录最佳相位值作为初始值；通过UseFinePs实现18ps精度的微调（1000MHz系统下）。详细说明了控制信号功能，并验证了相位偏移精度（6.48度/次）。最后提出通过VIO调整确定最优相位值（取信号质量变化区间的中点），并将其初始化的完整解决方案。
2026-01-17 16:56:35
436
原创 在QT下添加QWT6.1.4功能
QWT是一个基于Qt的开源技术图表库，遵循LGPL协议，提供曲线、仪表盘等多种数据可视化组件。该库支持跨平台开发，数据源可为数值、数组等形式。安装时需要下载源码和帮助文档，通过QtCreator配置编译器后编译生成库文件。编译完成后需将生成的.a、.dll文件和头文件分别拷贝到Qt安装目录的对应文件夹中。最后在工程文件中添加QWT库引用即可使用。整个流程包括下载、编译、配置和工程创建四个主要步骤。
2026-01-17 16:51:27
647
原创 在vivado中，国产CH347芯片实现USB转JTAG的操作
摘要：安装CH347芯片驱动程序的步骤如下：1) 从官网下载CH341PAR.EXE驱动；2) 关闭杀毒软件后安装驱动；3) 运行ch347_xvcd_gui.exe程序；4) 在Vivado中即可识别XCZU19芯片并正常使用。该过程涉及驱动下载安装和硬件识别配置。
2026-01-17 16:47:24
109
原创 基于FPGA实现的UDP应用调试记录
本文介绍了基于优数科技PCIe-404信号处理卡的FPGA数据处理系统架构与调试经验。系统采用国产690T FPGA芯片，通过UDP协议实现上位机与FPGA间的数据传输。详细阐述了数据从下发、DDR存储、算法处理到回传的完整流程。针对调试过程中发现的丢包、数据连续性、大小端转换等问题，提出了具体解决方案：优化checksum计算逻辑、增加FIFO缓存MAC信息、采用预缓存机制保证数据连续性等。同时介绍了MDIO控制PHY延迟参数、补充调试接口计数功能、完善反压逻辑等优化措施。该系统实现了稳定可靠的数据处理流
2026-01-06 23:52:09
1055
1
原创 UDP传输数据丢包原因分析
摘要：针对优数科技PCIe-404信号处理卡UDP数据丢包问题，分析了网络层（拥堵、链路质量）、系统层（缓冲区溢出、防火墙）和应用层（QT处理延迟、线程竞争）原因。提出解决方案：1）上位机端通过多线程处理、增大接收缓冲区至500MB；2）FPGA端实现重传机制，通过地址连续性检测触发重传请求。经测试验证，该方法有效解决了丢包问题，确保数据完整接收。（148字）
2026-01-06 23:42:47
447
原创 上位机通过UDP接口与FPGA互联的重传机制
摘要：针对FPGA与上位机基于UDP协议高速传输时的丢包问题，设计了一种轻量级可靠传输方案。通过64字节固定帧结构中的地址字段实现连续性检测，当发现地址不连续时触发重传请求。机制采用接收端主动清空缓冲区、FPGA按需重传的方式，在保证数据完整性的同时，避免了复杂协议开销。实际应用表明，该方案能有效应对网络不稳定场景，兼具高效性与资源友好性，特别适合FPGA数据流传输需求。（149字）
2026-01-06 23:35:33
485
原创 FPGA（采用RGMII接口）逻辑实现千兆网TCP/IP协议栈调试记录
本文基于Xilinx FPGA xc7v690tffg1761-2和Vivado2018.3平台，针对优数科技PCIe-404/SOM-404板卡在TCP/IP通信中的PING异常问题展开研究。测试发现FPGA与上位机能正常交互ARP/TCP报文，但PING请求存在校验和错误。通过分析发现PHY芯片输入数据存在误码，经排查确认是PCB走线问题。通过MDIO配置调整YT8531SH PHY芯片的RXDLY延迟参数（寄存器0x1E/0x1F），成功解决了误码问题，使PING功能恢复正常。优化后系统性能达到UDP
2025-12-05 21:01:17
1272
1
原创 飞腾D2000/8（32G内存）+JFM7V690T卡性能测试
UDVPX-404是一款100%国产化的6U VPX架构信号处理模块，集高速采集、实时处理、存储和回放功能于一体。该模块采用飞腾D2000-8 CPU和国产FPGA芯片，支持最高4.8GB/s的实时存储带宽，存储容量可配置8TB-64TB（国产版最大32TB）。具备FMC扩展槽、VPX后插板、远程程序更新等特性，提供完整的API接口和测试demo，支持Linux和麒麟V10系统。模块通过严格压力测试验证了CPU、内存、网络和磁盘性能，满足高性能信号处理需求，为用户提供低成本、高集成度的二次开发解决方案。
2025-12-05 18:54:50
903
原创 USB-001 USB转JTAG/I2C/SPI/232/422/485转接板
UDUSB-001是一款多功能USB接口转换器，支持JTAG、I2C、SPI、TTL/RS232/RS485/RS422等多种接口转换，尺寸紧凑（27.5×35.3mm）。其核心特点包括：采用Type-C接口；支持1.2V-5.5V自适应FPGA JTAG；提供多种电压选择的I2C/GPIO接口；最高12Mbps的SPI/RS485速率；配备状态指示灯和安装孔位。设备采用工业级元件（-40~85℃工作范围），可选三防配置，并配套QT开发的上位机软件，支持数据收发、文件传输及操作日志记录等功能，适用于各类嵌入
2025-11-29 01:05:20
382
原创 windows下XDMA驱动的卸载
摘要：本文介绍了如何卸载并重新安装XDMA驱动的方法。首先以管理员身份运行cmd，使用pnputil/enum-drivers查看已安装驱动，找到XDMA驱动名称后，通过pnputil/delete-driver命令卸载指定驱动。该方法已在优数科技的PCIE卡上验证有效。该操作流程简洁明了，适用于需要更换XDMA驱动版本的情况。
2025-11-29 00:56:49
325
原创 QT的ComboBox使用QToolTip显示提示信息
本文介绍了如何为QComboBox控件添加工具提示功能。通过setupComboBoxToolTips()方法实现：首先清空现有选项，然后定义选项文本和提示信息的键值对数组。使用循环遍历数组，通过addItem()添加选项，并通过setItemData()设置每个选项的工具提示信息，参数Qt::ToolTipRole指定了提示文本的角色类型。最终实现鼠标悬停时显示对应选项的详细说明信息。
2025-11-29 00:53:49
399
原创 windows下XILINX的XDMA驱动安装
本文介绍了Windows10测试模式的开启与关闭方法，以及XDMA驱动的安装步骤。开启测试模式需在管理员命令行执行"bcdedit/settestsigning on"命令并重启；安装XDMA驱动需先安装证书和驱动文件，然后在设备管理器中扫描硬件改动；关闭测试模式执行"bcdedit/settestsigning off"命令并重启。所有操作均在优数科技PCI板卡上验证通过。
2025-11-29 00:49:03
833
1
原创 PCIE-403 Pro VU13P+47DR信号处理板
UDPCIe-403pro信号处理模块是一款高性能FPGA处理平台，支持服务器插卡或独立+12V供电。采用VU13P+47DR架构，配备3组DDR4内存（2组80bit+1组32bit）、双FMC+接口和多种高速接口（PCIe3.0x16/4.0x8、40G/100G/200G以太网等）。模块支持8收5Gsps@14bit和8发9.8Gsps@14bit的宽带AD/DA功能，具备多卡级联、远程固件更新、GPS/BD授时等功能。适用于软件无线电、雷达侦察、卫星通信等领域，工作温度范围-20℃~+60℃，功耗4
2025-11-29 00:37:54
1170
原创 基于7VX690T FPGA实现万兆TCP/IP资源和性能测试
本文介绍了基于FPGA的万兆以太网数据传输项目架构。系统采用10G以太网与上位机通信，支持TCP/UDP协议栈，单协议栈最多支持256个TCP连接（实际使用<4个）。测试数据显示，不同配置下传输速率可达3.3-9.7Gbps，资源占用随缓存大小(128KB-512KB)和端口数增加而提升。项目在国产化UDPCIe-404模块上验证，该模块支持PCIe3.0×8、万兆以太网等多种接口，配备Xilinx 7系列FPGA和2-4GB DDR3内存，具有FMC+扩展接口，采用全工业级元器件设计。测试需配置FP
2025-11-28 23:20:01
761
原创 QT实现多线程的方法
本文介绍了使用Qt实现多线程的方法，重点阐述了通过继承QThread类并重写run()函数的方式。实现了一个包含启动/停止线程按钮和日志显示区的主窗口程序，线程运行时每秒输出"thread"文本。通过自定义MyThread类实现线程控制功能，并采用信号槽机制实现线程间通信。测试表明，该多线程方案在UDPCIE-404平台上运行FPGA万兆网测试时，性能得到显著提升。
2025-11-28 22:52:44
160
原创 在Ubuntu20.04下安装iperf3
本文介绍了iperf3网络测速工具的安装与使用方法。在Ubuntu 20.04系统下可通过终端命令sudo apt-get install iperf3安装，Windows用户需要从iperf.fr官网下载并解压。测试时将Ubuntu设为服务器（iperf3 -s），Windows作为客户端运行iperf3.exe -c 192.168.1.100即可进行网络性能测试。
2025-10-31 22:33:18
413
原创 飞腾D2000/8在Ubuntu20.04下压力测试
摘要：Ubuntu 20.04系统下使用stress-ng工具进行CPU和内存压力测试。CPU测试通过7核满功率运行30分钟，配合sensors和inxi-C监测温度及频率；内存测试分配26GB空间运行30分钟，使用sysbench评估读写性能。测试过程全程监控硬件温度变化，适用于系统稳定性评估和性能测试。
2025-10-31 22:29:08
440
原创 多相DDC数据FIR抽取滤波实例
摘要：UDFMC-704支持双通道3Gsps@14bit采集，采用2400MHz采样率对1560MHz中心频率信号进行采集时，由于NCO设置导致1310-1410MHz频段出现频谱混叠。为解决该问题，在FPGA中实现多相抽取滤波，通过MATLAB设计1.2矩形系数的滤波器，并调用Xilinx FIR IP核处理。测试显示该方法有效解决了1310MHz输入时的频谱混叠问题。
2025-09-27 11:50:38
412
1
原创 在飞腾D2000/8平台下ubuntu内核添加WX1860和WX1820的驱动
本文介绍了在FTD2000/8平台上为网讯WX1860和WX1820网卡芯片添加驱动的具体步骤。主要包括：创建ngbe目录并拷贝1860驱动源码，配置Kconfig和Makefile文件；创建wangxun目录并添加1820驱动源码，配置相关编译选项。通过修改内核源码中的Kconfig和Makefile文件，将新增的网卡驱动模块集成到内核编译系统中。完整流程涵盖了从驱动文件准备、目录结构创建到编译配置修改等关键步骤，为这两种网卡芯片的内核驱动添加提供了详细指导。
2025-09-27 11:25:39
1401
原创 FPGA内实现FIR 抽取滤波器设计
摘要：本文针对AD9467芯片250Msps采样率产生的高数据量问题，提出FIR抽取滤波器设计方案。通过3倍抽取将采样率降至83.33Msps，有效减少数据冗余（500MB/s降至166.67MB/s）。基于FMC-707采集卡和PCIe-404处理卡平台，采用MATLAB设计的18位量化系数FIR滤波器，在保证30MHz信号带宽的同时实现80dB阻带衰减。测试验证了设计方案在降低数据率的同时保持信号完整性，为后续处理环节减轻负担。
2025-09-20 18:09:04
1201
1
原创 飞腾D2000/8的Uboot移植
本文介绍了D2000平台Uboot编译、内核编译和Ubuntu文件系统制作的完整流程。Uboot编译使用特定工具链和配置参数，生成u-boot.bin后通过软链接和打包工具生成最终BIOS文件。内核编译基于5.10版本，使用phytium_defconfig配置。文件系统制作通过Phytium Linux Buildroot工具，合并多个配置文件生成支持Ubuntu 20.04的镜像。最后详细说明了U盘启动盘的分区、格式化和文件拷贝步骤，以及Uboot环境变量设置和内核启动命令。
2025-09-20 17:55:26
1019
原创 ZYNQ驱动温度芯片T117Z调试笔记
摘要：本文记录了ZYNQ驱动T117Z温度传感器的调试过程。测试环境采用优数科技VPX404板卡（主控Xilinx Zynq-7），搭配Vivado2018.3开发工具。T117Z是一款高精度（±0.1℃）数字温度传感器，通过I2C接口（地址0x41）与ZYNQ的MIO12-13引脚连接。该芯片采用CMOS半导体PN结测温原理，内置16-bit ADC，支持-103℃~+153℃宽范围测量，具备2MHz高速I2C通信和EEPROM存储功能。调试涉及硬件接口配置、驱动开发及温度数据读取等关键环节。
2025-08-25 00:25:36
553
原创 ZYNQ驱动电压电流监测芯片TPA626的调试记录
本文介绍了基于成都优数VPX404板卡的测试环境，该板卡采用Xilinx Zynq-7000 SoC（xc7z020clg484-2）作为主控芯片。硬件方面，VPX404模块采用6U VPX标准尺寸，集成了CPU、FPGA和ZYNQ三大处理器，分别负责信号处理、网络交换和系统监控功能。重点分析了板载TPA626数字电流检测放大器的设计，该芯片通过I2C接口与ZYNQ连接，可监测分流电压、总线电压等关键参数。文章详细说明了TPA626的寄存器配置和功能，包括地址分配（0x40）和测量参数存储位置。测试工程使用
2025-08-25 00:20:29
899
1
原创 全国产飞腾d2000+复旦微690t信号处理模块
VPX-404是基于高速模拟/数字采集回放、FPGA信号实时处理、CPU主控、高速SSD实时存储架构开发的一款高度集成的信号处理组合模块，采用6U VPX架构，模块装上外壳即为独立整机，方便用户二次开发。
2025-08-12 20:02:22
888
原创 AD9176 双通道高速DAC调试记录
AD9176是一款高性能双通道16位数模转换器，支持高达12.6GSPS采样率，专为多频段无线应用设计。该器件集成8通道15.4Gbps JESD204B接口，支持复数/实数数据输入，每通道最大输入速率达3.08GSPS。关键特性包括：48位高精度NCO、灵活的插值滤波器（最高12倍）、优异的动态性能（SFDR达-83dBc@1.84GHz）以及多芯片同步功能。硬件调试需重点关注时钟配置（建议250M基准时钟）、JESD参数匹配及交流耦合设计。测试指标要求SFDR＞55dBc@312MHz，实测值可达65d
2025-08-08 14:06:20
1236
2
原创 复旦微FMQL芯片linux环境搭建
本文介绍了基于FMQL处理器的Linux系统开发流程，重点阐述了在Ubuntu16.14环境下使用Procise、IAR等工具的开发步骤。详细说明了Linux SDK的组成结构，包括u-boot、内核、根文件系统等组件，并描述了系统启动的三个阶段：bootrom、bootloader和Linux内核加载。文章具体演示了如何创建Procise工程、配置处理器系统、生成设备树文件、编译u-boot、生成FSBL可执行文件，以及最终制作包含FSBL和u-boot的BOOT.bin启动镜像的全过程。开发过程中特别强
2025-08-02 16:52:40
1089
原创 飞腾X100配置
本文介绍了在Ubuntu 20.04.6环境下配置X100芯片系统的完整流程。通过FileZilla上传源码压缩包并解压后，使用fix_parameter.sh脚本进行参数配置，详细说明了GPU、DP、SATA、USB等接口的配置方法。配置完成后执行theone脚本生成最终烧录固件fx-all.bin。该流程已在VPX-404飞腾平台上验证应用，涵盖从环境准备到固件生成的全过程。
2025-08-02 13:53:13
822
原创 国产HMC7044调试记录
摘要：FMC-705是一款国产4通道并行采集设备，采用HMC7044国产化芯片，采样率1Gsps/14bit。初步测试显示960Msps采集800MHz信号时存在杂散问题。文档详细记录了芯片配置过程，包括三种参考输入模式（内参考10M晶振、外参考10-50M信号源、FPGA接入）、100M晶振环路设计及多路时钟输出配置。针对PLL1/PLL2锁定失败、寄存器配置错误等问题，提供了具体排查步骤和解决方法，如检查输入路径、验证预分频计算、核对寄存器值等。调试中发现VCXO预分频必须严格满足手
2025-07-20 13:34:26
1848
原创 XILINX JESD204B/C IP的AXI配置
本文介绍了JESD204B/C接口在高速ADC/DAC应用中的配置要点。该接口支持312.5Mb/s至12.5Gb/s的线速范围，核心时钟频率为线速的1/40。文章详细阐述了时钟体系结构，包括设备时钟、字节时钟、参考时钟等关键时钟信号的关系，并提出了通过AXI总线配置寄存器实现SYSREF握手模式、测试模式等功能的方案。同时介绍了多通道配置方法，以及Subclass 1模式下使用SYSREF接口实现确定性延迟的技术要点。该方案已在优数科技的FMC系列产品中得到实际应用。
2025-07-20 13:17:54
1937
原创 飞腾D2000的BIOS编译
VPX-404信号处理板采用飞腾D2000+X100+JFM7V690T+FMC国产化架构，集成信号采集、实时处理、主控及存储功能。其配置流程包括：解压固件包并赋予执行权限，通过脚本打包生成Bios固件；可配置CPU/MCU主频、核心数及过温保护（90℃降频至1GHz，70℃恢复）；支持PCIE速率/拆分模式调试（均衡值0-9）；主板类型需选择S3FLAG配置（CPLD/EC/X100电源管理）。该设计实现了板载电源管理、健康监控及远程控制功能。
2025-07-20 13:04:48
718
原创 VPX-404飞腾D2000编译BIOS可能遇到的问题及解决办法
摘要：解决buildD2000.sh执行过程中的三个常见问题：1) Python命令缺失问题，通过建立Python3到Python的软链接解决；2) iasl命令缺失需安装acpica-unix工具包；3) pack_config.h路径错误需修改image_fix_d2000中的config.h文件。这些问题涉及环境配置和依赖安装，通过建立软链接、安装缺失工具包和修改配置文件即可解决。（99字）
2025-07-20 12:57:05
347
原创 LAN-401 linux操作系统的移植
本文详细介绍了基于Vivado 2018.3和Petalinux的ZYNQ开发板系统移植流程。主要步骤包括：设置Petalinux环境变量、创建工程、导入hdf硬件描述文件、配置内核及根文件系统、编译生成启动镜像等。重点说明了如何通过petalinux-config命令进行工程配置，以及使用petalinux-package生成包含FSBL、bitstream和U-Boot的BOOT.BIN文件。最后还介绍了通过JTAG将程序固化到QSPI Flash的方法。整个过程涵盖了从环境搭建到系统部署的完整移植方案
2025-07-13 22:35:40
837
原创 LAN-405 ZYNQ FPGA主控板与国外类似产品比较
LAN-405最多支持2通道16bit@125Msps的短波采集（或2通道14bit@250M超短波采集）、2通道16bit@1200Msps回放，FPGA为ZYNQ-7Z020，对外支持千兆网、12路GPIO、2路RS422、4路RS232接口。模块为100%国产化设计（同时也兼容进口器件）
2025-07-01 11:52:41
161
原创 LAN-405 ZYNQ FPGA主控板/采集回放模块
UD LAN-405全国产化信号处理模块最多支持2通道16bit@125Msps的短波采集（或2通道14bit@250M超短波采集）、2通道16bit@1200Msps回放，FPGA为ZYNQ-7Z020，对外支持千兆网、12路GPIO、2路RS422、4路RS232接口。模块为100%国产化设计（同时也兼容进口器件）
2025-06-20 17:38:21
650
本文对LMX2594芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
本文对国产AD9268芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
本文对AD9176芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
本文对国产HMC7044芯片工作原理、控制时序、寄存器配置、GUI操作，读写控制进行介绍，方便开发人员理解datasheet
2025-07-13
基于千兆网信号处理模块
2017-05-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人